|
,K 모두 0 일 때와 같이 상태를 그대로 유지하고 1이 입력되면 J-K 플립플랍에서 J,K 모두 1 일 때와 같이 출력은 반전되어 나타난다. 실제로 1을 입력하자 LED는 J-K 플립플랍 처럼 깜빡거렸다. 깜빡 거리는 상태에서 T를 0으로 바꾸면 상태를 그대
|
|
|
래치와 플립플랍에 대해서 알아보았다. 디지털 회로설계 강의시간에 아직 공부하지 않은 내용이라 이해하는 데에 좀 어려움이 있었지만 가상 시뮬레이션을 통해 어느 정도 개념을 이해할 수 있었다. 실제 실험을 통해서는 더 많은 것들을 배
|
|
|
래치라면 클럭이 Low 신
호로 바뀌기 직전 마지막 신호가 Low 동안 Q에 나타나는 것이다. (High인 동안은 마치
D와 클럭의 AND 같은 출력이 나온다.) Rising Edge 형 플립플록은 오로지 클럭이 Low
에서 High로 되는 순간의 D의 값만 Q에 나타난다. 그 외에
|
|
|
래치 및 D 플립-플롭
데이터 및 관찰 내용
실험순서 3 : SPDT 스위치의 되튐에 의한 영향 제거 회로에 관한 관찰 내용:
- A에 접촉한 후 떨어뜨렸다 다시 A에 접촉해도 래치에 의해 불이 꺼졌다. 켜지지 않았다.
A에 연결하면 S에 LOW입력, Q가 LOW로
|
|
|
플립플랍이라는 동기소자가 들어가있는 회로를 말하는 것이다.
또 다시 순서논리회로는 크게 비동기(asynchronous) 논리회로와 동기(synchrous) 논리회로 로 나뉜다. 대개는 동기 논리회로가 효율적이다. 둘의 차이는 간단히 말하자면, 비동기의 경
|
|
메뉴펼치기
