|
시프트 레지스터 회로
1. 실험 목적
2. 소요 계측기 및 부품
3. 실험 과정
실험 12-2 4 비트 양방향 시프트레지스터(PIPO)
1. 실험 목적
2. 소요 계측기 및 부품
3. 실험 과정
실험 12.3 8비트 시프트레지스터(SIPO)
1.실험 목적
2. 소요 계측기
|
|
|
비트 레지스터를 구성하면 위의 회로도와 같은 모양의 회로도를 구현할 수 있다. SIPO 형의 레지스터는 입력된 외부 정보가 플립플롭을 통해 내부적으로 전달되므로 시프트 레지스터라 한다.
이러한 레지스터형태의 응용분야는 모뎀의 입력
|
|
|
시프트 되면서 TXD핀으로 송출된다.
- 수신부
주요 레지스터로는 UDR(UART Data Register), UCR(UART Control Register), USR(UART Status Register)이 있다. RX_Shift_Register는 RXD핀으로 수신된 신호가 수신 BAUD 클럭에 맞추어 쉬프트 되다가 스톱비트가 들어오면 UDR로
|
|
|
로 공통으로 연결하면 클럭의 PT에서 Data가 계속 오른쪽으로 1자리씩 이동(shift) 한다.
(a) 핀 배치도
(b) 논리도
그림 9-2 54/74LS91 8비트 시프트 레지스터
그림 9-3 4비트 직렬입력 시프트 레지스터
그림 9-4
그림 9-3과 같은 4비트 시프트레지스터에 QR
|
|
|
7474 (2개)
- XOR 게이트 7486
-8비트 직렬 입력-병렬 출력 시프트 레지스터 74164
-4비트 만능 시프트 레지스터 74194 1. 목 적
2. 관련이론
1.1. 링 카운터
1.1. 존슨 카운터
1.1. 의사 불규칙 이진수열 발생기
3. 실험기구 및 데이터시트
|
|
 |
4.2.4 Servo Motor Drive
[그림 4-10] Servo Motor Drive
4.2.5 DC Motor Drive
[그림 4-11] DC Motor Drive
4.2.6 Camera Module
[그림 4-12] Camera Module
4.2.7 JTAG Port
[그림 4-13] JTAG Port
4.2.8 LED Light / Power(+3.3v)
[그림 4-14] LED Light / Power(+3.3v)
제 5 장 제작 및 실험
5.1 조작부 회로기판
|
|
|
rding Length : 250K
Trigger Position : 40
Cycles : 5 10 5 25 5
2.3.2 실험 방법
[그림 1-3] 3차권선 실험 계통도 등가회로
[그림 2]는 사고전류제한기의 실험 계통도를 나타내었으며 [그림 3]는 이 계통을 등가회로로 나타내었다.
사고전류제한기의 특성을 알아
|
|
메뉴펼치기
