|
스의 고주파영역에서 급변하는 영역에서 통과가 억제 되고, DC에서 통과하고 캐패시터는 인덕터의 반대의 경우가 보이다.
12-2 저항 분할회로
저항 값을 1K, 10K, 100K로 입력을 변환하면서 그 출력 값의 변화를 보는 것이다. 그리고 위의 그래프를
|
|
|
회로의 주파수가 높아져야 한다. 주파수가 높아지면 의 미분항 에 비해 가 상대적으로 작아진다. 따라서 를 무시할 수 있다.
5. 참고문헌
- 기초전자실험 with PSpice
P.233-246 1. 실험 목표
2. 관련이론
2-1 기초 이론
2-2 소개
3. PSpice 시뮬
|
|
|
이 된다.
6. 참고문헌
- 기초전자실험 with PSpice
P. 272 - 285 1. 실험 목표
2. 관련이론
2-1 기초 이론
2-2 소개
3. PSpice 시뮬레이션
3-1 PSpice 시뮬레이션 회로
3-2 PSpice 시뮬레이션 결과
4. 느낀점
5. 유의사항
6. 참고문헌
|
|
|
기초전자실험 with PSpice
P. 272 - 285 1. 실험 목표
2. 관련이론
2-1 기초 이론
2-2 소개
2-3 소자(부품) 소개
3. PSpice 시뮬레이션
3-1 시뮬레이션 준비물
3-2 시뮬레이션 과정
3-3 시뮬레이션 결과
4. 실험
4-1 실험 준비물
4-2 실험 과정
4-3
|
|
|
측정할 수 있기 때문이다.
6. 참고문헌
- 기초전자실험 with PSpice
P.247-260 1. 실험 목표
2. 관련이론
2-1 기초 이론
3. PSpice 시뮬레이션
3-1 PSpice 시뮬레이션 회로
3-2 PSpice 시뮬레이션 결과
4. 느낀점
5. 유의사항
6. 참고문헌
|
|
|
측정할 수 있기 때문이다.
6. 참고문헌
- 기초전자실험 with PSpice
P.261-271 1. 실험 목표
2. 관련이론
2-1 기초 이론
3. PSpice 시뮬레이션
3-1 PSpice 시뮬레이션 회로
3-2 PSpice 시뮬레이션 결과
4. 느낀점
5. 유의사항
6. 참고문헌
|
|
|
Spice 모의실험 11-1
2. 이 회로의 를 계산하라.
이론
3. 이 회로의 상대적인 안정도를 계산하라.
상대적인 안정도 : ,
4. 회로 설계가 기준을 만족하는가?
만족한다.
PSpice 모의실험 11-2
2. 이 회로의 를 계산하라.
3. 이 회로의 상대적인 안정도를 계
|
|
|
회로는 잘 쓰이지 않는다.
이론
- 전압분배기 바이어스 회로 해석
이므로 이다. 입력 측에서 KVL을 적용하면
부하선의 방정식으로 직선을 그려 동작점을 결정할 수 있다.
PSpice 모의실험 12-1
드레인-소스 전압
답 : 2.235V
2. 게이트-소스 전압
답 :
|
|
|
회로로 , 의 소스부분 는 가 0V이므로 라는 전류원이 된다. ,의 는 의 가 반으로 나누어지므로 이다. JFET 차동 증폭기에 대한 차동 전압 이득의 크기는 로 구할 수 있다.
이론
< PSpice 모의실험 27-1 >
아래에서 요구하는 데이터를 구하고, 질문
|
|
|
PSpice 모의실험 29-1 >
여기에 보인 반전 증폭기는 그림 29-5의 회로와 같다.
200us 동안 시간 영역(과도) 해석을 행하라. 다음에 요구하는 데이터를 구하고, 모든 질문에 답하라.
VIN과 VOUT의 Prove 출력을 구하라.
이들 신호의 피크진폭은 각각 얼
|
|
메뉴펼치기
