|
디지털 시계에 안정적인 클록펄스를 제공할 목적으로 설계되는 회로다. 클록 발생에 필요한 조건은 High 레벨과 Low 레벨 전압이 일정해야 하고 상승시간과 하강시간이 짧으며 주파수가 안정되어야 한다. NE555는 구형파 발생 및 단안정 멀티바
|
- 페이지 14페이지
- 가격 8,000원
- 등록일 2012.11.06
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
멀티심으로 만든 회로를 보고 그래도 만들어서 크게 어려움은 없었다. 이전에 디지털 시계를 만들 때 스위치를 사용하면 채터링이 발생한다는 것을 미리 알아 채터링 방지 회로를 스위치 부분에 처음 설계할때부터 추가하여 스위치에서의 채
|
- 페이지 13페이지
- 가격 4,000원
- 등록일 2012.11.05
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
시계 방향으로 붙인다.
- 7개의 부품 모두 VCC는 N개의 핀을 가진다면 N번 핀이 VCC이다.
- 7개의 부품 모두 GND는 N개의 핀을 가진다면 N/2번 핀이 GND이다.
4. PSpice 시뮬레이션 회로도 및 결과
- 부울대수와 카르노맵 실험
A
B
C
X
Y
0
0
0
0
0
0
0
1
0
0
0
1
0
0
|
- 페이지 10페이지
- 가격 3,000원
- 등록일 2023.09.22
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
시계방향으로 돌려 놓는다. 디지털 멀티 미터기를 최고 측정 범위로 전압 측정 기능으로 놓는다.
(1) 다음 그림과 같은 5V의 출력 단자 회로에서
전압을 측정하고 R의 값을 변화 시키면서 출력
전압을 멀티미터로 측정하라
(2) 0 ~ 30V 의 A채널의
|
- 페이지 7페이지
- 가격 1,000원
- 등록일 2002.05.07
- 파일종류 한글(hwp)
- 참고문헌 있음
- 최근 2주 판매 이력 없음
|
|
시계 사용 시 장점 및 단점
4) 기타 실험을 통해 얻은 결과
5) MATLAB 구동 결과
6) (Hook’s law F=-kx)을 이용한 단진자 주기 공식 유도
2. 엘리어싱을 고려한 측정
1) 이론값과 측정치가 차이나는 이유
2) 슬릿 개수에 따라 측정되는 RPM
|
- 페이지 13페이지
- 가격 4,000원
- 등록일 2020.01.21
- 파일종류 한글(hwp)
- 참고문헌 있음
- 최근 2주 판매 이력 없음
|