|
전압을 강하 시킬 수 있고, 회로가 갖는 예상 밖의 저항이 포함되지 않아 이론보다 높은 저항을 갖는 회로에 같은 전압이 걸린다고 하면, 옴의 법칙에 의해 전류는 적게 흐르고, 전류에 비례하여 측정되는 전압 값은 작게 나온다.
|
|
|
오류가 있었을 수 있겠다. 이번 실험의 결과 값이 만족스럽게 나오지 않아 약간 실망했지만 회로에 대한 이해도와 회로 구성 능력이 조금씩 향상하는 것 같아 조금은 위안이 되었다.
|
|
|
실험목적
CE 증폭기의 입출력 임피던스를 측정
CE 증폭기의 데시벨 증폭도를 측정 실험 15. 이미터 접지 증폭기의 임피던스, 전력 및 위상
실험목적
CE 증폭기 회로
입력 임피던스
출력 임피던스
전력이득
위상관계
By-pass Capacitor
|
|
|
실험에서 구한 진리표를 비교하였을 때, 게이트를 하나만 사용하였을 때와, 3, 4개의 게이트를 사용하였을 때, 출력이 “on”인 상태가 다르게 나타났다. 게이트가 하나일 때는 출력이 “on”인 상태가 5V, 게이트가 3, 4개일 때는 4.4V로 나타났다
|
|
|
전류의 관계 그래프를 그려라.
(3) 이젠 전압을 10V로 고정하고 저항을 1kΩ ~ 5kΩ로 변화시킨다. 그에 따른 전류의 변 화를 기록하라. 그리고 저항과 전류의 관계 그래프를 그려라. 1. 실험 목적
2. 실험 준비물
3. 기초 이론
4. 실험 진행방법
|
|
|
실험에서는 전력변환 회로에 대해 소개하고(전력전자-산업전자 수업내용), 이에 대한 시뮬레이션(Psim tool사용)을 행한다.
2. 시스템 구성
2.1. Phase shift 방식 Full bridge converter simulation
2.1.1. schematic 및 설정
2.1.2. simulation 결과
3. 참고문헌
노의철
|
|
|
1
220
30
Y-Y
220
127
220
127
0
V
220
220
220
220
0
2. 결과토의
- 변압기의 결선법에 따른 선간전압과 상전압의 차이를 알 수 있었습니다. 1.단상변압기 개폐회로 실험
1.실험결과
2.결과토의
2.단상변압기의 3상 결선법
1.실험결과
2.결과토의
|
|
|
잘못된 접촉이 있었다고 생각할 수 있었다. 이번 실험은 성공적이었다고 생각되고, 복잡한 회로를 간단하게 만들어서 등가전류와 등가 전압을 구하고 읽을 수 있는 능력을 갖게 됐다고 생각한다. 1. 실험 결과
2. 분석 및 토의
|
|
|
회로가 주어진 설계 목적을 만족하는지 살펴본다.
(5) 제어 입력에 따른 출력 회전 속도를 10회 이상 측정하고 오차를 계산한다.
[주의 : DC 모터 제어부와 측정부에 별도의 전원을 공급하는 것이 안정적인 동작을 보장함] 1. 실험 목적
2.
|
|
|
전가산기
Reference
1. 디지털논리시스템(동명사)-정의봉 저.
2. 디지털공학실험(복두출판사)-김상욱외 7명
3. Didital Logic Application And Design, Yarbrough 실험9. PLD를 이용한 회로구성
관련이론
○ PLD란?
○ PLA
○ PAL
실험계획
Reference
|
|
메뉴펼치기
