|
회로와 블록 도는 그림 11-5와 같다.
3. 실험 기기 및 부품
586급 PC 한 대
FPGA package 1개
Logic tester
oscilloscope
4. 실험 과정
1.다음 그림 11-6과 같이 multiplexer를 구성하시오.
2. 입력 및 선택 선과 Enable을 다음 표 11-1과 같이 가했을 때 출력을 측정하시
|
|
|
회로는 NOT gate의 출력단자를 AND gate로 묶어 줌으로써 open-collector가 아닌 회로를 구성하게 되었다. 따라서 NOT gate와 AND gate에 의한 논리 값이 출력되게 되었다.
◈실험 종합
논리회로 실험을 위한 기본BASIC GATE에 대한 특성을 연구해 봤다. 각 GATE
|
|
|
실험
<이론값 PS-pice실험 회로도>
- 이론값 PS-pice실험은 PARAMETERS를 이용하여 책의 방법을 참고하면서 회로를 구성하였다. PARAMETERS를 이용하면 그래프에 각기 다른 3개의 커패시터의 전압곡선을 같이 볼 수 있어 효율적 이었다.
<0~ 100us까
|
|
|
실험 절차 - PSpice 시뮬레이션
(1) PSpice를 이용하여 AM 수신기의 동작을 확인한다. <그림 4.3>
회로 구성
< 출력파형 >
5. 설계
(1) 규격 (제한조건)
안테나 입력 : AM송신기의 출력신호 이용
발진 주파수 : 500kHz ~ 1600kHz (수신 주파수)
안테나는
|
|
|
실험하였을 때는 오차가 거의 없었는데 최소로 하고 실험을 했을 때는 오차가 많이 생겼다.
- 예상 원인: 가변저항의 오차, β값의 변화, 멀티미터의 오차 등
2. 그림 3.1에서 그림 3.5까지의 회로 중에서 (a) npn, (b) pnp 형 트랜지스터의 forward bias
|
|
|
실험에 따라, 옴의 법칙을 이용해 I와 V값을 가지고 R값을 추론하는 방법은 정확함을 추론할 수 있다.
③ 지정된 전압, 전류 및 저항조건을 만족하는 병렬회로 설계
※ 전압 V로부터 전류 I를 생성하는 회로 설계
→ 만족시켜야 할 IT의 값은 20mA
|
|
|
회로 내부의 저항과 실험자의 부주의에 의해 발생하였음을 확인 할 수 있다. 하지만 그림 5.1에 서 보듯이, 이론값과 측정값사이에 거의 차이가 없음을 확인할 수 있다.
⑵ KVL을 증명하시오.
측정된 (Total Voltage) VT를 각각 3회에 걸쳐 측정하였다
|
|
|
회로 내부 전선의 저항은 무시하고 계산 하였으나 실제에선 소량이지만 저항이 있었을 것이다.
5. 토의
이번 실험은 실험이론에 대한 전반적인 지식이 없이는 실험 목적과 실험방법을 잘 파악하기 어려운 실험이었다. 그 중 RLC 공명회로를 구
|
|
|
실험을 통해 어떤 입력을 주었을 때 출력으로 원하는 신호레벨을 정할 수 있는 클리퍼나 클램퍼에 대해 배웠다. 다이오드, 저항, 바이어스 전원의 배치에 따라 각각 다른 레벨을 제한할 수 있다. 실험에서 구성했던 회로들 말고도 소자를 다르
|
|
|
실험
1. 아래의 실험조건에 맞게 <그림 14.5>의 회로를 구성하라.
■ 실험조건 :
: 펄스파형(=5[V], =0[V], 주기=1[ms])
R=10[k], C=0.01[F]
(1) 오실로스코프를 사용하여 (t)를 관측하고 이 파형을 (t)파형에 겹쳐 그려라.
(2) <그림 14.6>에서 과 를 측정
|
|
메뉴펼치기
