|
서강대학교 디지털논리회로실험 5주차 - 비교 및 연산 회로
목차
1. 실험 목적
2. 실험 이론
3. 결과 분석
4. 토의 및 검토사항
5. 참고문헌
1. 실험 목적
이번 실험의 목적은 디지털 논리 회로에서 비교 및 연산 회로의 개념과
|
|
|
서강대학교 디지털논리회로실험 6주차 결과보고서
목차
1. 실험목적
2. 배경이론 및 실험방법
3. 실험결과
4. 결과분석 및 토의
5. 검토사항
6. 참고문헌
1. 실험목적
디지털 논리 회로 실험의 6주차에서는 플립플롭을 이용한
|
|
|
[디지털논리회로] 메모리의 종류와 동작
목차
1. 메모리의 개념
2. 메모리의 분류
3. 휘발성 메모리와 비휘발성 메모리
4. RAM의 종류와 동작 원리
5. ROM의 종류와 동작 원리
6. 메모리 동작의 기본 원리
[디지털논리회로] 메모
|
|
|
서강대학교 21년도 디지털논리회로실험 9주차 결과레포트 (A+자료) - ROM, RAM, Dot matrix, key matrix
목차
1. 목적
2. 이론
3. 실험결과
4. 검토사항
5. 설계과제(토의)
6. 참고자료
1. 목적
디지털 논리 회로 실험의 9주차에서는 ROM, RAM,
|
|
|
디지털논리회로 나눗셈기 설계 보고서
목차
1. 알고리즘 분석
2. 시스템 블록 설계
3. ASMD Chart
4. 제어기 설계
5. 데이터패스 설계
1. 알고리즘 분석
디지털 논리 회로에서 나눗셈기를 설계하기 위해서는 먼저 나눗셈의 기본 원
|
|
|
|
디지털논리회로 내용 정리(수기 작성 중요 내용 정리)
목차
unit 1. 수 체계와 변환
unit 2. 부울대수 - 1
unit 3. 부울대수 - 2
unit 4. 부울대수 - 3
unit 5. carnaugh map
unit 6. 퀸 맥클러스키 방법
unit 7. NAND,NOR 게이트
unit 8. Hazard
unit 9. Multiplex
|
|
|
디지털논리회로실험(Verilog HDL) -BCD counter, HEELO shifter
목차
1.관련이론
2.실험
2.1 Part Ⅳ BCD 카운터 설계
2.2 Part Ⅴ HELLO Shifter 설계
1.관련이론
디지털 논리 회로에서 BCD 카운터는 0부터 9까지의 수를 이진수 형태로 표현하여 카
|
|
|
서강대학교 디지털논리회로실험 - 실험 8. Multiplier Design 결과 보고서
목차
1. 실험개요
2. 실험 결과 및 분석
3. 결론 및 검토사항
1. 실험개요
이번 실험은 디지털 논리회로에서의 중요한 요소인 곱셈기(multiplier) 설계에 관한 것
|
|
|
서강대학교 디지털논리회로실험 3주차 - Decoders and Encoders
목차
1. 실험 목적
2. 실험 이론
3. 결과 분석
4. 토의 및 검토사항
5. 참고문헌
1. 실험 목적
디지털 논리회로에서 디코더와 인코더는 중요한 역할을 수행하는 기본적인
|
|
|
서강대학교 디지털논리회로실험 8주차 - Shift Registers
목차
1. 실험 목적
2. 실험 이론
3. 결과 분석
4. 토의 및 검토사항
5. 참고문헌
1. 실험 목적
이번 실험의 목적은 디지털 회로에서의 Shift Register의 동작 원리와 응용을 이해
|
|
메뉴펼치기
