|
회로 >
< 결과 파형 >
8진 비동기 카운터 실습이 예상했던 것보다 난항을 겪어서 다른 빵판을 구해서 16진 비동기 카운터를 설계하였다. 위에서 보이는 것처럼 설계실습 계획서에서 설계했던 데로 회로를 구현하였는데, 생각보다는 많이
|
|
|
게 소자값을 하나하나 바꿔보았는데, 금방 원하는 결과를 얻어낼 수 있었다. 약간의 운도 따라준 것 같다.
설계 실습 계획서에서 설계한 회로가 실제로 잘 구현되지 않은 것은 이상적이지 않은 각 소자들의 오차 누적과 잡음 신호 등으로 인한
|
|
|
회로도 구성 방법인데, 이번 실험에서는 지난 실험에서 교수님이 몸소 보여주셨던 빵판 설계 비법을 한 번 그대로 따라해 보았다. 그런데 실수의 확률도 적어졌고, 무엇보다도 설계한 회로를 한눈에 검토할 때 발군의 장점을 보여주었다. 앞
|
|
|
회로대로 브레드 보드에 연결한 결과, 오실로스코프를 통한 출력 파형은 이론과 근접하게 나왔고 예비레포트에서 Pspice를 통한 시뮬레이션과 크게 다르지 않았다. 하지만 오랜만에 오실로스코프와 브레드 보드를 다루어 보다보니 미숙한 점
|
|
|
획서는 잘 작성되었다고 생각하는가? 계획서에서 자신이 설계한 회로, 또는 방법이 틀렸다면 왜 틀렸다고 생각하는가? 무엇을 배웠고 무엇을 느꼈는가?
계획서에는 큰 문제가 없다고 생각한다. Pspice 상에서는 제대로 동작이 되었기 때문이다.
|
|
|
회로 또는 방법이 틀렸다면 왜 틀렸다고 생각되는가?
사실 실험의 결과와 그래프의 형태를 보면 실험은 큰 문제없이 잘 이루어진 것처럼 보인다. 하지만 위에서도 잠깐 언급했던 것처럼 오히려 상대적인 수치가 아닌 절대적인 수치에 대해
|
|
|
발견한 까닭에 원하는 결과를 얻기까지 필요 이상의 시간이 소모되었다. 다음부터는 조금 더 회로 설계에 집중을 해서 하나하나 꼼꼼하게 따져 보아야겠다.
(3) 이번 실습을 통하여 무엇을 느꼈는가? 또 이 설계실습을 통하여 무엇을 배웠는가
|
|
|
적색 신호등의 무료한 신호 대기 시에 운전자의 집중력을 높이고 지식 부가 가치 산업의 가속화에 따른 정보의 필요성으로 대기 시간에 정보 전달하고자 디지털회로와 LCD를 접목.
1. CPLD(FPGA), LCD, Regulator 등 각 device 이해 :
|
|
|
템 설계, 임베디드 시스템 응용 설계, 집적회로 공정 등의 분야에서 전문성을 강화하는 것이 제 주된 목표입니다. 이를 통해 반도체공학, 컴퓨터 구조론, 디지털회로 분야에서의 기술적 역량을 높여, 반도체 설계 및 개발 분야의 전문 인재로
|
|
|
디지털회로에서 0과 1의 디지털신호를 변환시키는 스위칭 역할을 들 수 있다. 종류는 npn형과 pnp형 두가지가 있다.
≪ 그 림 ≫
그림 1. 트랜지스터의 구조
≪ 그 림 ≫
그림 2. 트랜지스터의 기호
≪ 그 림 ≫
그림 3. 트랜지스터
|
|
메뉴펼치기
