|
다음 플립플롭의 입력으로 연결되어있어서 클락을 주면 우측으로 쉬프트 되는 구조입니다. 실험 시작 후 4clock 후에 출력 A에 1이 입력되어 A->B->C->D->A 순으로 1만 순환하게 됩니다.
⇒ 실험 (4)의 결과도 시간이 부족하여 회로를 구성하
|
|
|
얻을 수 있는 호l로를 구성하려한다. 여기에 필요한 커패시턴스와 인덕턴스를 구하라. 또 입력 주파수가 바뀌었을 때 회로에 미치는 영향을 설명하라.
⇒ 전압이득 G = ,
인피던스
, =5 실험목적
실험준비물
예비과제
설계 및 고찰
|
|
|
실험은 회로에서 주파수, 인덕터, 캐패시터의 값을 변화 시켜가며 파형의 변화를 관찰하는 시간이었습니다. 그 결과로 인덕터는 회로에서 전압을 지연시키고, 커패시터는 회로에서의 전압이 앞서게 되게 하고, 저항은 주파수에 영향을 받지
|
|
|
실험목적
실험준비물
예비과제
실험 (홀수 번 실험 시뮬레이션)
설계 및 고찰
|
|
|
비고 및 고찰
실험 1은 ROM을 논리소자들을 이용하여 만들어 보는 실험이었습니다. 실험 1의 회로는 SW1~4에 따라서 저장되어 있는 데이터가 출력되는 회로입니다. 이 실험은 스위치를 동작시키지 않은 상태에서의 기본 값은 입력된 값인 A~H에
|
|
|
22.10> 회로의 유도전동기는 입력전원이 2000 [Vrms], 60[Hz]일 때 역률이 0.8 지상으로 10kw를 소비한다. 역률을 0.9 지상으로 보상하려면 보상 커패시터 C의 용량은 얼마로 해야 하는가?
⇒ 실험목적
실험준비물
예비과제
실험
설계 및 고찰
|
|
|
실험기기 및 부품
(1) BJT CA3046(1개)
(2) 저항 100(1개), 1k(1개), 100k(1개)
(3) 직류 전원공급기 1대
(4) 오실로스코프 1대
4. 예비실험
(1) <그림 2.6>과 같이 회로를 구성해서 PSPICE 시뮬레이션을 수행하여 log()and log() vs (Gummel plot), -log(), - 그래프를 구
|
|
|
회로에 대해서 예비실험 1), 2) 3)을 반복하시오. =0.5mA가 되게 VBB를 조절한다. Transient 시뮬레이션 시에는 출력 전압이 포화가 되어 왜곡이 생기지 않도록 입력 신호의 진폭을 낮춘다.
=> =0.5mA가 되는 VBB 값은 약 2.1673V입니다.
=> Transient 해석
|
|
|
이득은 약 0.9664가 나왔습니다.
이 값들은 CC버퍼 증폭기의 전압이득인 2.5688보다 작은 값들로, CC버퍼 증폭기가 작동하여 소신호 이득이 증가하는 것을 확인할 수 있습니다. 1. 실험 목적
2. 설계
3. 이론
4. 실험 기기 및 부품
5. 예비 실험
|
|
|
으로 회로가 너무 복잡해서 회로를 구성하는데 시간이 오래 걸리고 오류도 많이 발생하였습니다. 특히 브레드보드에 문제가 있는 부분에서 실험을 하기도 했고 파워서플라이와 연결하는 선에 문제가 있어서 결과가 제대로 나타나지 않는 오
|
|
메뉴펼치기
