|
결과가 나왔으며 오차율은 0에 가까웠다. 하지만 이 결과는 느린 주파수에 대한 결과이므로, 다음 SR 실험을 통해 빠른 주파수에서의 결과를 분석해 보았다.
실험 9.4 SLEW RATE ANALYSIS
Slew Rate Simulation 결과
(위 : UA741소자의 파형, 아래: 실험회로의
|
|
|
실험에 사용된 저항 10[Ω]보다 69.83% 높게 측정되었다. 10[Ω]의 오차가 ±5%인 것을 감안한다면 매우 큰 오차가 발생한 것이다.
⑸ 실험 1과 실험 2를 비교하여 RLC회로에서 각각의 요소와 공진주파수와의 관계를 설명하고 일상생활에서 RLC회로가
|
|
|
결과 정확한 Rt 값을 측정할 수 없었다. 그리고 <표9-2>의 실험 값과 측정값이 다르게 나온 것은 정확한 Rt 값을 측정하지 못하였기 때문에 약간의 오차가 발생한 것으로 생각된다.
이 실험에서 직렬회로를 연결하여 측정한 실험이었기 때문
|
|
|
회로에서 전위차계를 떼어내고 그 자리에 발광다이오드
(LED:Light Emitting Diode)를 연결한 회로이다. LED는 극서이 있는 부품이므로
방향을 잘 맞추어 회로에 연결하도록 한다. 전원공급기의 전압을 변화 시키면서
LED의 전력을 측정하는 실험을
|
|
|
양단에는 항상 일정한 제너 전압 VZ가 유지 된다는 점이다. Vz는 1.8 ~ 수백[V]이고, 전력소비는 500mW ~ 50W이다.
제너다이오드의 기호는 옆의 그림과 같다.
Pspice simulation
Pspice로 회로는 그려봤는데 시뮬레이션은 어떻게 하는지 모르겠습니다.
|
|
|
회로는 잘 쓰이지 않는다.
이론
- 전압분배기 바이어스 회로 해석
이므로 이다. 입력 측에서 KVL을 적용하면
부하선의 방정식으로 직선을 그려 동작점을 결정할 수 있다.
PSpice 모의실험 12-1
드레인-소스 전압
답 : 2.235V
2. 게이트-소스 전압
답 :
|
|
|
Spice 모의실험 11-1
2. 이 회로의 를 계산하라.
이론
3. 이 회로의 상대적인 안정도를 계산하라.
상대적인 안정도 : ,
4. 회로 설계가 기준을 만족하는가?
만족한다.
PSpice 모의실험 11-2
2. 이 회로의 를 계산하라.
3. 이 회로의 상대적인 안정도를 계
|
|
|
대한 규격표를 참고할 수밖에 없다. 일부의 제품은 용량이나 오차가 부분적으로 컬러코드화 되어 있는 경우도 있다.
부피가 비교적 큰 부품은 단위표시(mH)없이 인덕턴스 값만을 표시해 놓은 제품이 많이 있다. 1. 실험목적
2. 관련사항
|
|
|
= Re[Xee] (식 10-11)
가 된다. 즉, 응답은 입력신호에 비해서 위상이 tan만큼 늦고, 진폭이 1/ 으로 감소한 정현파가 되는 것이다. 이 관계가 그림 10-6에 표시되어 있다.
4. 실험 진행 및 예상
(1) [시정수 측정] 그림 10-7 회로를 구성하고 커패시터를 10
|
|
|
0 volt 전압원과 스위치 사이에 1 kΩ의 저항을 삽입하여 실험할 것).
[표 11-1]
RL 회로
시정수(sec)
비고
R
L
이론값
측정값
1kΩ
10mH
0.00001
* 시정수 [sec]
(2) <그림 11-3>와 같이 회로를 연결하고 교류 전압원의 주파수를 로 한 후 및 값 (실효치 값)을
|
|
메뉴펼치기
