|
부울 대수식을 간략화하기 위한 카르노 맵의 이용
※ 우리가 원하는 임의의 논리 동작을 실현하기 위한 논리 회로를 설계하는 경우에 카르노 맵을 이용하여 부울 대수식을 단순화시키면 회로를 간략화 할 수 있다.
① 진리표 작성
② 카르노
|
|
|
회로 설계와 다양한 기능을 구현해보며 Verilog의 깊이 있는 응용 역량을 키워나가는 데 집중할 예정이다. 1. 실험 결과
(1) 이진 AND 게이트 구현
1) Verilog HDL 및 시뮬레이션 개요
2) 시뮬레이션 결과 분석
3) 콤보 박스를 통한 실험 결과
(2) 4
|
|
|
컴퓨터 공학 분야에서도 FSM의 중요성과 그 활용 가능성을 확인하는 데 중요한 기초가 될 것이다. 1. 실험의 목표
2. 이론적 배경
1) 유한 상태 기계(Finite State Machine) 개념
2) 무어 기계(Moore Machine)와 밀리 기계(Mealy Machine) 비교
3. 사용된 장
|
|
|
결과
실험1.
실험분석
실험2
회로도
시뮬레이션
실험분석
실험3
회로도
시뮬레이션
결과 사진
결론
실험4
회로도
시뮬레이션
실험결과
실험 진리표
실험 3과의 비교
|
|
|
computersystem/chapt-16.html
http://www.daejin.or.kr/home/sksong/electron/junja_8/junja8-7.html
http://bk21.sch.ac.kr/%7Ejlink21/text/ch09_02_text.htm
http://bk21.sch.ac.kr/%7Ejlink21/text/ch09_04_text.htm
http://www.uichs.hs.kr/seol/%B1%B8%C1%B6/ff1.htm 1. RS플립플롭
2. D 플립플롭
3. LED
|
|
|
e.kr/computersystem/chapt-16.html
http://www.daejin.or.kr/home/sksong/electron/junja_8/junja8-7.html
http://bk21.sch.ac.kr/%7Ejlink21/text/ch09_02_text.htm
http://bk21.sch.ac.kr/%7Ejlink21/text/ch09_04_text.htm
http://www.uichs.hs.kr/seol/%B1%B8%C1%B6/ff1.htm 1. 비동기식 MOD-10 카운터
2. 존
|
|
|
컴퓨터의 기능
3 컴퓨터 이전 시대(BC : Before Computer)
4 제 1 세대 컴퓨터(진공관, 1946 ~1958년)
5 제 2 세대 컴퓨터(트랜지스터, 1959~1963년)
6 제 3 세대 컴퓨터(집적회로, 1964~1969년)
7 제 4 세대 컴퓨터(1970년대 이후)- LSI
8 제 5 세대 컴퓨터
|
|
|
이용한 VHDL 및 FPGA 실습
김 재 철 | 홍릉과학출판사 | 2005년 02월
[5] FPGA DESIGN 이론 및 실습
DAVID VAN DEN BOUT | 김만복 편 옮김 | 홍릉과학출판사 | 2000년 09월
[6] 디지털 논리와 컴퓨터 설계
M.MORRIS MANO | 강철희 외 옮김 | 교보문고 | 2005년 02월
|
|
|
컴퓨터 개요][논리 회로][자료의 표현과 연산][명령어 및 제어][중앙처리장치] [기억장치][연산장치와 마이크로 프로세서][입출력장치]
정보처리기능사 제2과목-패키지 활용
[프리젠테이션] [데이터베이스][스프레드 쉬트]
정보처리기능
|
|
|
분석 계측실습
ㅇ단위 조작
ㅇ공업 화학 + ㅇ제조 화학
ㅇ화공 계측제어
세라믹과
ㅇ세라믹 이론+ㅇ세라믹 재료+ㅇ세라믹 공정+ㅇ세라믹 공업
ㅇ뉴 세라믹 + ㅇ고온 세라믹 + ㅇ응결경화 세라믹 + ㅇ용융 세라믹
섬유과
ㅇ방적방사+ㅇ방적방사
|
|
메뉴펼치기
