|
이용한 VHDL 및 FPGA 실습
김 재 철 | 홍릉과학출판사 | 2005년 02월
[5] FPGA DESIGN 이론 및 실습
DAVID VAN DEN BOUT | 김만복 편 옮김 | 홍릉과학출판사 | 2000년 09월
[6] 디지털 논리와 컴퓨터 설계
M.MORRIS MANO | 강철희 외 옮김 | 교보문고 | 2005년 02월
|
- 페이지 36페이지
- 가격 2,000원
- 등록일 2007.01.30
- 파일종류 한글(hwp)
- 참고문헌 있음
- 최근 2주 판매 이력 없음
|
|
목적
VHDL로 작성된 16bit myrisc processor를 참조하여 Verilog를 이용하여 설계, 구현한다.
필요성
주어진 16bit risc processor VHDL 코드를 참조하여 이번 학기 컴퓨터 구조 수업에서 배운 RISC processor과 ALU(Arithmetic Logic Unit) 등의 구조와 Pipelining등의 기술
|
- 페이지 4페이지
- 가격 2,000원
- 등록일 2006.06.29
- 파일종류 압축파일
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
Unit)
Ⅳ. CPU(중앙처리장치)의 종류
1. 처리 용량에 따른 구분
1) 8비트
2) 16비트
3) 32비트
4) 64비트
2. 처리 방식에 따른 구분
1) CISC(Complex Instruction Set Computer)
2) RISC(Reduced Instruction Set Computer)
3) SIMD(Single Instruction Multiple Data)
4) VLIW(Ver
|
- 페이지 15페이지
- 가격 6,500원
- 등록일 2009.03.20
- 파일종류 한글(hwp)
- 참고문헌 있음
- 최근 2주 판매 이력 없음
|
|
then
REG <= LDDATA;
elsif ENABLE=’1’ then
if (CLK=’0’ and CLK’event) then
REG <= REGIN;
end if;
end if;
end process;
end RTL2; 1.순서(순차) 논리 회로의 개념
2.여러 순서 논리 회로의 VHDL 표현
3.Homwork
|
- 페이지 16페이지
- 가격 2,000원
- 등록일 2007.01.08
- 파일종류 피피티(ppt)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
bit가 사용되고 있습니다. 강의 자료에 나와 있는 ALU의 Block diagram과 비교해 보았을 때, 정상적인 합성이 이루어졌다는 사실을 확인 할 수 있습니다.
6. Conclusion
- 이번 과제는 VHDL을 이용하여 ALU(Arithmetic logic unit)을 설계해보고, 합성 툴을 이용한
|
- 페이지 9페이지
- 가격 2,300원
- 등록일 2012.06.13
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|