|
then
REG <= LDDATA;
elsif ENABLE=’1’ then
if (CLK=’0’ and CLK’event) then
REG <= REGIN;
end if;
end if;
end process;
end RTL2; 1.순서(순차) 논리 회로의 개념
2.여러 순서 논리 회로의 VHDL 표현
3.Homwork
|
- 페이지 16페이지
- 가격 2,000원
- 등록일 2007.01.08
- 파일종류 피피티(ppt)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
순차논리회로의 기본소자는 플립플롭으로서 이 소자는 클럭이라는 입력이 변화하는 순간에만 또 다른 입력값(예를들면, D, T, J, K)의 상태에 따라 출력값이 결정되는 소자이다. 따라서 클럭이 변화되는 순간에 입력값의 상태가 판단되기 위해
|
- 페이지 2페이지
- 가격 1,000원
- 등록일 2009.08.07
- 파일종류 워드(doc)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
브레드보드에 회로를 구성할 때 배선이나 선 색에 따른 시각적 모습 등 바쁜 마음에 완성도가 아직 많이 부족해서 더 노력해야할 것 같다. 디지털 공학 실험
8장 순차논리회로 설계 및 구현(2)
결 과 보 고 서
1. 결과
2. 검토 및 고찰
|
- 페이지 3페이지
- 가격 2,300원
- 등록일 2014.03.16
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
순차논리회로 (Sequential Logical Circuit)
(2). SR Latch 회로
(3). D Flip-Flop
(4). JK Flip-Flop
(5). T Flip-Flop
5. Simulation
(1). SR Latch 회로
(2). D Flip-Flop
(3). JK Flip-Flop
(4). T Flip-Flop
6. Experimental Results
(1). SR Latch 회로
(2). D Flip-Flop
(
|
- 페이지 18페이지
- 가격 2,000원
- 등록일 2008.11.27
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
순서(순차) 논리회로
1) 순서논리회로의 정의 및 특징
2) 플립플롭
가. RS 플립플롭
나. D 플립플롭
다. T 플립플롭
라. J-K 플립플롭
3) 레지스터
가. 병렬 레지스터
나. 시프트 레
|
- 페이지 12페이지
- 가격 2,000원
- 등록일 2009.08.24
- 파일종류 한글(hwp)
- 참고문헌 있음
- 최근 2주 판매 이력 없음
|