|
메모리, 동적 메모리, PROM, EPROM 등을 조사하고, 제조회사와 모델명, 크기 등의 항목으로 정리하시오.
제조회사
모델명
크기
정적 메모리
SAMSUNG
KM62256DLP-7
256K
LG
GM76C88AL-15
64K
DALLAS
DS1225Y-150
64K
SAMWHA
KM6865BP-20
1M
동적 메모리
SAMSUNG
KM41C256P-7
256K
HYUNDA
|
- 페이지 6페이지
- 가격 1,300원
- 등록일 2007.12.01
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
회로에서 초기 상태가 상태 6 또는 7일 경우의 상태 천이 과정을 설명하시오.
sol)
A
B
C
0
0
0
0
0
1
0
1
0
0
1
1
1
0
0
1
0
1
A
B
C
JA
KA
JB
KB
JC
KC
0
0
0
X
X
X
X
1
X
0
0
1
X
X
1
X
X
1
0
1
0
X
X
X
X
1
X
0
1
1
1
X
X
1
X
1
1
0
0
X
X
X
X
1
X
1
0
1
X
1
0
X
X
1
JA = 1
BC
A
00
01
11
10
0
x
x
1
x
1
x
|
- 페이지 7페이지
- 가격 1,300원
- 등록일 2007.12.01
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
1.1 BCD 코드를 이용하여 한 자리의 자연수 두 개를 덧셈할 경우, 결과를 0~18 사이의 값이 된다. 다음 두 가지 예에서 보는 바와 같이 두 BCD 코드를 일반 이진 코드처럼 덧셈하면 그 결과가 BCD 코드가 될 수도 있고 아닐 수도 있다. BCD가 아닌 코드
|
- 페이지 9페이지
- 가격 500원
- 등록일 2006.05.24
- 파일종류 워드(doc)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
(CC등이 켜진 상태) 될 경우에는 즉시 출력 전압을
0으로 내리고, 부하의 이상 유무와 5에서의 값을 점검해야 한다. 문제가 해결되면 6 또는 8부터
다시 시작한다.
10.부하에 제 2의 다른 전원이 연결되는 경우, 이 때 전압이 본 전원 공급기의 출
|
- 페이지 2페이지
- 가격 800원
- 등록일 2003.10.08
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
회로 설계
- 시뮬레이션
- 회로 제작
- 소자 구입
- 회로 설계
- 시뮬레이션
- 회로 제작
- 소자 구입
일정 계획
≪ 표 ≫
계획 일치도 및 성과
[초기 스펙 및 계획]
• 555타이머와를 분주기를
|
- 페이지 20페이지
- 가격 2,000원
- 등록일 2013.08.21
- 파일종류 피피티(ppt)
- 참고문헌 있음
- 최근 2주 판매 이력 없음
|
|
3비트와 2비트의 곱을 NAND GATE와 NOT GATE만을 이용해 7-SEGMENT에 표현 1. 설계 목적
2. 회로도
3 . 제작사진
4. 문제점 및 해결방법
5. 비용,역할 분담 및 제작 일정
|
- 페이지 11페이지
- 가격 4,000원
- 등록일 2010.05.27
- 파일종류 피피티(ppt)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
회로 설계의 문제를 꼼꼼히 살펴 보았으나 회로 설계에는 전혀 문제가 없었다. 그래서 윈브래드보드상에 구현할 때 실수 한 것으로 보고 둘 다 윈브래드보드만 붙잡고 3시간동안 회로를 구현해보고 지우고를 반복했다.
3시간정도가 지나서야
|
- 페이지 19페이지
- 가격 2,000원
- 등록일 2008.03.21
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
회로(검출기) 설계 코딩
벡터를 이용한 순차회로 설계
library ieee;
use ieee.std_logic_1164.all;
use ieee.std_logic_unsigned.all;
entity MSC is
port( x:in std_logic_vector(3 downto 0);
z:buffer std_logic);
end MSC;
architecture act of MSC is
begin
process(x)
begin
case x i
|
- 페이지 8페이지
- 가격 1,000원
- 등록일 2011.06.10
- 파일종류 워드(doc)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
L): TTL/CMOS 논리회로의 입력파형으로 고정논리레벨을 갖는 파형을 인가할때 사용.
DC OFFSET(PULL): 출력신호에 양 또는 음의 DC 성분을 첨가할 수 있다.
OUTPUT: 주 출력이 출력 임피던스 50Ω으로 출력되는 BNC 단.
AMPLITUDE: 출력신호의 레벨을 0에서 -2
|
- 페이지 2페이지
- 가격 500원
- 등록일 2011.06.27
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
회로를 AND, NOT로 구성하라.
4 AND, NOT로 모든 논리회로를 구성할 수 있는가 답하고 그 이유를 논하라.
- 구성할 수 있다. AND 와 NOT은 functionally complete 이기 때문.(드모르간의 정리를 활용하면 가능하다.) 1.목적
2.원리
3.실험방법
4.문제
|
- 페이지 9페이지
- 가격 1,000원
- 등록일 2004.09.15
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|