|
디지털 논리회로에 있어서 하나의 워드내에서 오류의 검출과 정정이
가능한 코드로 해밍(Haming) 이라는 사람이 개발
parity bit를 짝수로 가정하여 오류를 검출하고 수정
<해밍 코드의 길이>
오류 정정을 하기 위해서는 한 비트당 최
|
|
|
회적 배경과 격어 온 문화적 차이가 근간이 된다는 것을 알 수 있다. 분명 세대 간의 차이는 무시 할 수 없는 요소이다. 하지만 각 세대가 서로간의 차이를 인정하지 않는다면 서로간의 가치관은 공유될 수 없다. 따라서 신세대는 기성세대가
|
|
|
<Half Adder, Full Adder 설계>
1) 반가산기(Half Adder) : Bahavioral Modeling
2)전가산기(Full Adder) : Stuctural Modeling( OR gage + Half Adder)
3)전가산기 : Behavioral Modeling
|
|
|
();
void ComStart();
CSCom();
virtual ~CSCom();
DCB dcb;
OVERLAPPED osRead;
OVERLAPPED osWrite;
COMMTIMEOUTS CommTimeOuts;
HANDLE idCom;
};
#endif // !defined(AFX_SCOM_H__5A71548F_CE4C_11D4_A6B3_00E09833FB7C__INCLUDED_)
// SCom.cpp: implementation of the CSCom class.
//
/////////////////////////////
|
|
|
멀티플렉서는 여러 개의 입력 데이터 중에서 하나를 선택하여 출력으로 내보내는 논리회로로써 선택기라고도 한다. 디멀티플렉서는 멀티플렉서와는 반대로 하나의 입력을 통해 들어오는 신호를 선택신호의 제어에 따라 복수개의 출력 중 하
|
|
|
Simulator : Modelsim ALTERA
Synthesis Tool : ALTERA Quartus II
EVM B/D : DE2-115 Board
===============================
Clock 모드로 시작(최초 시간은 12:00:00)
동작 모드는 7 segment에 표시: CL(Clock), AL(Alarm), ST(Stop Watch)
Blinking LED는 시계가 가고있거나, Stop Watch가 Run 중
|
|
|
|
설계 및 구현
1. 설계개념
최대한 여러 개의 컴포넌트를 따로 구현하여 컴포넌트를 합치면서 설계한다.
컴포넌트로는 7segment , key입력 컴포넌트, piezo컴포넌트 dot matrix컴포넌트, lcd컴포넌트 , 디지털 시계 컴포넌트가 있으며 이들을 전부 합
|
|
|
반감산기
정의
반감산기(HS : half subtracter)는 2개의 1Bit 2진수 A에서 B를 빼서 그의 차(difference:D)와 자리 빌림수(borrow:Bo)를 출력하는 논리연산회로이다.
(A는 피 감수이고 B는 감수이다.) 반감산기
전감산기
|
|
|
논리회로, 감각기관을 담당하는 각종 센서, 움직이기 위한 구동 장치, 그리고 이들을 통합하는 제어시스템이 합쳐져 만들어진 나노스케일의 로봇이다.
⑤국제줄기세포 메디클러스터
국제 줄기세포 치료병원과 국제 줄기세포 임상시험센터,
|
|
|
논리회로, 활과 다리에 대응하는 마이크로 메카니즘, 그것을 움직이게 하는 마이크로 액추에이터를 하나로 하는 시스템을 일컫는다. 크기는 수mm에서 수nm까지에 이르며 수cm 크기라 해도 마이크로머신이라고 불리는 경우도 있다. 이 작은 시
|
|
메뉴펼치기
