|
전감산기를 구성하여 그 결과를 비교 검토하라.
- 예비 보고서 문제 3에서 구성한 전감산기의 조합회로는 아래와 같다.
- 빵판에 다음과 같은 회로를 구성한다.
(NOT gate와 AND gate로 OR gate의 기능을 하는 조합회로를 만드는 방법은 위에서
설명
|
|
|
1. 목표
2. 이론
1)반가산기
2)전가산기
3)이진병렬가산기
4)반감산기
5)전감산기
6)가감산기
|
|
|
실험제목: 전가산기,감산기 결과보고서
(결과보고서)
1. 예비조사 및 실험 내용의 이해
1.1 감산기란?
반가산기, 전가산기, 이진병렬가산기는 덧셈을 수행하는 반면, 반감산기,
전감산기는 뺄셈을 수행하는 회로를 말한다. 반감산기 회로에서는
|
|
|
반감산기
정의
반감산기(HS : half subtracter)는 2개의 1Bit 2진수 A에서 B를 빼서 그의 차(difference:D)와 자리 빌림수(borrow:Bo)를 출력하는 논리연산회로이다.
(A는 피 감수이고 B는 감수이다.) 반감산기
전감산기
|
|
|
감산기
4-1. 실험과정
A: clock B,C: ground A: clock B,C: Vcc
4.감산기
감산기의 truth table을 그리면 아래와 같다.
X
Y
Z
D
B
0
0
0
0
0
0
0
1
1
1
0
1
0
1
1
0
1
1
0
1
1
0
0
1
0
1
0
1
0
0
1
1
0
0
0
1
1
1
1
1
여기서 D는 감산을 한 결과이고 B는 borrow이다. 위의 pspise를 한 결과와 tr
|
|
메뉴펼치기
