|
및 박리점을 살펴보면 원통과 사각기둥에 비해 매우 월등함을 볼 수 있었다. 특히 박리점은 유선형의 꼬리부분에 생기므로 와류가 거의 발생하지 않음을 볼 수 있었다. 180회전을 살펴보면 전면부의 경계층은 시작부분이 뾰족하여 얇게 형성
|
|
|
실험 결과 및 토의
실험을 통해 얻어낸 여러형상에 따른 유동현상 사진
그림 10 물체에 따른 유체유동의 형태
※결과 및 토의
이번 실험은 수소기포 발생장치를 사용하여 흐르는 유체의 유동현상이 여러 다른 형상을 지날때에 어떠한 형태를
|
|
|
표지 양식
년도-학기
2020 년 2학기
과목명
전자회로실험
LAB번호
제목
1
BJT의 고정 바이어스 및 전압분배 바이어스
실험 일자
2020년 9월 30일
제출자 이름
제출자 학번
Chapter 1. 관련 이론
- 바이폴라 트랜지스터는 차단, 포화, 선형의 3가지 모드로
|
|
|
실험에 대한 회로도(CS)>
여기서 ,는 그림3과 비교할 때, 각각의 관계를 갖는다. 증폭기에 대한 전압증폭도 , 입력저항 출력저항 를 구하면, 아래와 같다.
FET의 특성과 트랜지스터 및 진공관 특성 비교
FET는 전계 효과 트랜지스터라 불리는 트
|
|
|
실험 결과 (시뮬레이션)
PSpise 모의실험 - Ch.6 신호분석기 동작 및 공통 이미터 증폭기의 주파수 응답
PSpice를 통해 주어진 회로를 구성하여 시간 영역(과도)해석을 수행하라. 또한, 회로의 Schematic 및 입력전압(), 출력전압()의 파형을 해당 표에
|
|
|
실험을 진행한다.
4.주의사항
잘못된 회로 같은 경우에는 전류를 조절하여 높일 때, 전압이 증가를 하지 않는 경우가있는데,
이 경우 즉시 회로를 점검하여, 잘못된 부분을 수정해준다.
고장부위 확산을 막기위함.
Reference
[전자회로실험]
이현
|
|
|
표지 양식
년도-학기
2020 년 2학기
과목명
전자회로실험
LAB번호
제목
1
연산 증폭기 및 선형 연산
증폭기 회로
실험 일자
2020년 11 월 25 일
제출자 이름
제출자 학번
Chapter 1. 관련 이론
연산증폭기
연산 증폭기(op-amp, Operational amplifier)는 한 개의
|
|
|
PSpice 모의실험 - Ch.2 반파 및 전파 정류, 클램퍼 회로
PSpice를 통해 주어진 회로를 구성하여 시간 영역(과도)해석을 수행하라. 또한, 회로의 schematic 및 입력전압(Vin), 출력전압(VO)의 파형을 해당 표에 포함하여 시뮬레이션 결과의 적절성을 보여
|
|
|
Chapter 1. 관련 이론(Theoretical Background)
1. Active High-Pass Filter
Active High-Pass Filter란 Input의 Frequency가 작게 들어오면 Transfer 함수의 크기가 작아지며, 반대로 Frequency의 크기가 커질 경우엔 Transfer 함수의 크기가 1로 접근하는 Filter이다. OP Amp를 사용
|
|
|
실험 결과 (시뮬레이션)
PSpice 모의실험 - CH.4 소신호 공통 이미터 증폭기
PSpice를 통해 주어진 회로를 구성하여 시간 영역(과도)해석을 수행하라. 또한, 회로의 schematic 및 입력전압(vin), 출력전압(vout)의 파형을 해당 표에 포함하여 시뮬레이션
|
|
메뉴펼치기
