|
증폭기이다. 이회로의 전압이득을 구하고,
바이패스 캐패시터가 개방되었을 때의 전압이득을 구하라.
문 제 풀 이
① 전압이득
∴
② 바이폴라 캐패시터 C가 개방되었을 때의 전압이득
∴
11. 그림 7-13의 에미터 공통 교류증폭기에 대
|
|
|
증폭기이다. 이회로의 전압이득을 구하고,
바이패스 캐패시터가 개방되었을 때의 전압이득을 구하라.
문 제 풀 이
① 전압이득
∴
② 바이폴라 캐패시터 C가 개방되었을 때의 전압이득
∴
11. 그림 7-13의 에미터 공통 교류증폭기에 대
|
|
|
에 달아준 저항
출력저항: {입력신호전원의 내부저항/베타}ll 에미터에 달아준 저항
전류증폭도: 베타
전압증폭도: 1
(1) 교류 증폭기의 AC 등가회로 ( AC 등가회로의 형성)
직류 전원은 접지시키고 캐패시터를 단락시키면 AC 등가 회로를 얻을 수
|
|
|
합성저항과 같다. 입력임피던스의 변화는 없다
부가되는 스왐핑 저항은 트랜지스터의 베이스의 입력 임피던스를 증가시키기 때문에 따라서 증폭기의 전체적인 입력 임피던스가 증가한다. [결과]소신호 공통 에미터 교류 증폭기 실험
|
|
|
에 이 전류값을 통해 구할 수 있는 양단의 전압도 같이 오차를 나게 한것이다. 분명 회로구성이 비슷하긴 했지만 다른회로 였는데 이런 결과가 나온것은 공통 에미터 증폭기의 회로와 공통 베이스 회로가 직류특성을 결정하는 부분의 저항값
|
|
 |
2.1 구조 및 동작원리 2
2.2 등가회로 분석 3
2.3 실험장치 구성 및 방법 11
2.3.1 실험장치 구성 11
2.3.2 실험 방법 12
2.4 분석 사항 13
제 3 장 실험결과 분석 14
3.1 결과분석 14
제 4 장 결 론 18
4.1 결론 18
參考文獻 19
|
|
메뉴펼치기
