|
12[μs]
이상 계산된 파라미터를 이용하여 Pspice를 통하여 Simulation 하였다.
-Simulation 결과
위 출력파형 그래프에서 보면 출력전압 5[V]와 출력전류 2[A]에 미치지 못하며 출력전압의 리플은 20[]가 넘는 것을 확인할 수 있다.
이는 해당소자의 특성
|
|
|
클램핑 회로가 파형에 어떠한 영향을 주는지 다이오드와 저항, 커패시터 그리고 건전지를 이용한 회로를 만들어 커패시터에 걸리는 전압과 출력 전압의 측정을 통해 확인 요약문 1
실험내용 1
실험결과 5
문제점 및 애로사항 8
설계프로
|
|
|
1.실습1
이론값
R1(510Ω)
R2(1KΩ)
R3(2KΩ)
V₁
V₂
전류[mA]
전압[V]
전류[mA]
전압[V]
전류[mA]
전압[V]
10V
단락
-8.499
-4.334
5.666
5.666
-2.833
-5.666
단락
15V
4.249
2.167
2.167
2.167
6.416
12.832
10V
15V
-4.249
-2.167
7.833
7.833
3.584
7.168
실험값
10V
단락
-8.512
-4.328
5.671
5.671
-2.832
|
|
|
실험을 통해 다양한 소자와 회로의 특성을 이해하고, 이를 활용하는 능력을 길러야겠다는 다짐을 하게 되었다. 전체적으로 MOS-FET 공통 소스 증폭기 실험은 이론과 실습의 통합적 학습을 가능하게 한 중요한 경험이었다. 1. 실험의 목표
2.
|
|
|
1로 하는 정 논리.
☞ 정 논리 : 두 개의 전압 레벨 중에 낮은 것을 논리 0으로 대치하고 높은 것을 논리 1로 대치한다.
b. +V볼트를 논리 0으로, 0볼트를 논리 1로 하는 부 논리.
e e e
e
1 1 1
1 1 0
1 0 1
1 0 0
0 1 1
0 1 0
0 0 1
0 0 0
1
1
1
1
1
1
1
0
☞ 부 논리 :
|
|
|
1-1의 AC 120[V]란에 기록한다. 특히 전동기가 돌아가는 상태 “즉” 전동기 축의 진동 상태를 관찰하여 기록한다.
(d) 전압 조정 손잡이를 반시계 방향으로 서서히 돌리면서 A.C 90[V], 60[V], 30[V]가 되게 맞추면서 앞 실험 방법 4-c와 같은 방법으로
|
|
|
전압이 높아지면 저압측 에서도 고전압을 받게 되므로 승압기에 사용된다.
(b) 단권 변압기의 용도
동기 전동기 및 유도 전동기의 기동 보상기용, 고압 배전서의 전압을 10[%]정도 올리는 승압기, 형관등용 승압기 등에 사용된다. 실험 지시
|
|
|
전압은 베이스에서의 신호전압과 대략 같다.
따라서 Vb=Ve가 되어, 전압이득은 Av=-Vc/Ve=-IcRc/IeRe 이다.
Ic≒Ie이므로 전압이득을 AC이미터 저항 값에 대한 AC컬렉터 저항 값의 바로 줄일 수 있다.
■ 모의실험회로 1-1 : NPN BJT 공통 이미터 증폭기 회
|
|
|
특성상 두 값이 서로 다르므로 출력은 항상 LOW가 나오는 것을 알 수 있다. 부울 대수 규칙 10번을 회로상으로 표현하는 실험과정 5에서는 A+AB=A임을 나타내는 것인데 +부호에는 OR게이트를, ×부호에는 AND게이트가 적용되는 성질을 이용하면 쉽
|
|
|
실험이었다.
주파수에 따른 콘덴서의 리액턴스값의 변화와 콘덴서의 직렬, 병렬 회로 특성을 알아보았다. 리액턴스는 교류일 경우에 나타나며 저항과 같이 전류의 흐름을 방해하는 역할을 한다는 사실을 알 수 있었고 실험으로 구한 전압과
|
|
메뉴펼치기
