|
실험 2>회로 구성 및 입·출력 값.
고찰
이번 시뮬레이션은 <실험1>의 회로를 수정하여 ring counter를 구성한 시뮬레이션이다. ring counter에서 1자리는 1상태이고, 나머지 모든 자리는 0 상태로 되고 트리거에 따라 1 상태는 다음 플립플롭으로
|
|
|
가능성을 열어줄 것이라고 생각한다. 이러한 실험과 분석을 통해 디지털 회로의 기초를 다지는 데 있어 플립플롭의 역할이 얼마나 중요한지를 다시 한번 실감하게 되었다. 1. 실험의 목표
2. 실험 절차 및 결과 요약
3. 결과에 대한 논의
|
|
|
비보고서를 준비할 때 오실로스코프에 대한 조사를 하고가니 한결 쉽게 해결 할 수 있었다. 실험1번에서 미세조정을 잘못한 것 말고는 오실로스코프를 성공적으로 다루었다.
그래프 또한 예상대로 나와서, 만족스러웠다. 실험 2번(Schmitt - Trig
|
|
|
실험을 통해서 살펴보도록 하자.
＿결과 그래프 및 타당성 검증.
1. CLK = 1, CLR = 0, Data = 0의 계산을 행했을 때. (578ns)
실험결과를 살펴보자. 입력값으로 CLK = 1, CLR = 0, Data = 0을 주고 실행했을 때
q1 =1, q2 = 1, q3 = 0, q4 = 0의 결과를 나타내었다. 앞부
|
|
|
플립플롭과 NAND, NOT만을 사용하여 회로를 구성하라.
(2) 실험 1에서 PRESET=0으로 놓으면 데이터는 SI로 입력되겠는가?
데이터를 쉬프트 시킬 때 PRESET은 어떤 상태로 하여야 하는가?
INPUT
OUTPUT
PRESET
CLEAR
CLK
D
Q
Q\'
0
1
X
X
1
0
1
0
X
X
0
1
0
0
X
X
1
1
1
1
↑
0
0
|
|
|
플립플롭과 NAND, NOT만을 사용하여 회로를 구성하라. (준비물 : SN7474, SN7404, SN7400)
(2) 실험 1에서 PRESET=0으로 놓으면 데이터는 SI로 입력되겠는가?
데이터를 쉬프트 시킬 때 PRESET은 어떤 상태로 하여야 하는가?
실험1에서 PRESET=0으로 놓으면 출력 A,
|
|
|
실험의 회로도를 보면 알 수 있듯이 처음 플립플롭의 입력 클럭 펄스 값이 각각의 CLK로 들어가는 것이 아니라 처음 플립플롭의 결과값이 다음 플립플롭의 CLK로 들어가는 것이기 때문에 비동기식이라고 말할 수도 있는 것이다.
2) 실험 4의 회
|
|
|
실험 (2)는 저희 조가 가장 먼저 한 실험이었는데, 실험 (1)의 회로와 비슷한데 마지막 D플립플롭의 출력 Q가 다시 첫 번째 플립플롭의 입력 SI로 들어간다는 점만 다른 회로였습니다. 이 실험의 결과는 클럭 1~4일 때의 결과모습이 계속 반복되는
|
|
|
2005
3. 권오근 · 권준식 · 김용민, 『디지털공학 및 실험』, 인터비전, 2006.
4. 강안구 · 임석구 · 최지영, 『전자계산기 구조』, 한올출판사, 2007
5. M. Morris Mano, 『Digital Design』, http://matdol.hanseo.ac.kr, 2009.05.27
6. 미상,『플립플롭의 종류』, http:/
|
|
|
실험에서 클록펄스의 주파수가 0.5Hz이므로 입력단자 A로 들어온 데이터가 0.5Hz 즉 2초마다 시프트되어 출력될 것이다.
6.결과 보고서
※각 항목에 반드시 검토 및 토의 내용을 작성하여 제출할 것.
실험번호
제출일
제출자
실험조
학번
이름
9
20
|
|
메뉴펼치기
