[A+ 결과] 논리회로 실험 CMOS 회로의 전기적 특성 [사진 및 파형 모두첨부]

소개글

[A+ 결과] 논리회로 실험 CMOS 회로의 전기적 특성 [사진 및 파형 모두첨부]에 대한 보고서 자료입니다.

목차

CMOS 회로의 전기적 특성

Logic Levels & DC Noise Margins

회로구성

Schmitt - Trigger inverters

회로구성
Resistive Load

회로구성

Speed

Propagation Delay(전달지연)와 Transition Time(천이시간)

실험 종합

본문내용

Tpd (x4)는 4개 cascade 회로의 측정값을 기록하고 Tpd(x1)은 측정값을 4로 나눈 값을 기록하여 데이터시트 값과 비교하라.
실험4
측정값(ns)
Data sheet
tpd (x4)
36ns
tpd (x1)
9ns
9ns
tpd(propagation delay,전달지연시간)값도 데이터 시트값에 가까운 결과가 나왔다. 전달지연이 발생하는 이유는 게이트들의 상태가 바뀌는데 걸리는 시간이 존재하고, 또 전하가 충전되는 시간등의 요인이 있다.
(4) 2번 핀을 CH1으로 관찰하여 L→H와 H→L의 각각의 경우에 대한 천이시간(tr, tf)을 측정하고 데이티시트와 비교하여 최대값 이내인지, Typical 값 근처인지 확인하여라
파라메터
측정값 (ns)
데이터시트 TYP. (ns)
L→H
t0.5
12ns
-
t4.0
21ns
tr
9ns
7ns
H→L
t0.5
308ns
-
t4.0
316ns
tf
8ns
7ns
Propagation Delay(전달지연)와 Transition Time(천이시간)
우선 Propagation Delay는 전달지연 또는 전파지연이라고 한다. 논리 신호가 논리 회로 속을 전파할 때 생기는 지연 시간 논리 신호의 시간에는 상승 지연 시간 trd와 하강 지연 시간 tfd가 있는데 출력의 상승 하강에 대한 각각의 입력에서의 지연 시간을 말한다. 이 둘 사이의 평균값을 전파 지연 시간 tpd라고 한다. 일반적으로 어떤 회로의 전달지연시간이라고 하면 이는 회로에 입력이 가해진 시점부터 가해진 입력에 대한 출력이 나올 때까지 걸리는 시간을 말한다. 그런데 이 지연시간은 입력에 대한 출력이 0에서 1로 변하느냐 또는 1에서 0으로 변하느냐에 따라 달라진다. flip flop은 clock에 반응하여 출력이 변화되기 때문에 clock에 대한 전달지연시간은 아래 그림에 나타낸 것과 같이 tpLH와 tpHL의 2종류가 있다. tpLH는 clock의 상승 모서리 시점부터 출력이 0(LOW)에서 1(HIGH)로 변하는 시점까지의 시간을 말하고, tpHL는 clock의 상승 모서리 시점부터 출력이 1(HIGH)에서 0(LOW)으로 변하는 시점까지의 시간을 말한다. 쉽게 설명하자면 tpHL (propagation delay high→low)이고, tpLH (propagation delay low→high)라고 생각하면 된다.
여기서 용어정리를 하자면 clock(클럭)은 컴퓨터의 CPU 또는 디지털회로가 일정한 속도로 작동하기 위해서는 일정한 간격으로 전기적 진동(pulse)을 공급 받아야 한다. 즉 CPU를 비롯한 컴퓨터의 모든 부품들은 특정한 신호에 맞추어 동작을 하는데, 이 특정한 신호를 가리키는 말이 바로 'clock'이라는 단어이다. 보통 한 신호 뒤에 다음 신호가 올 때까지의 간격을 한 단위로 잡으며, clock 스피드는 보통 Hz로 표시한다. Hz는 초당 몇 번의 신호가 있는지를 나타내는 단위이다. 즉 1초에 1번 작동하는 것을 1Hz라고 한다. 예를 들어 75MHz라면 초당 7천 5백만 번의 사이클로 0과 1의 디지털 신호를 발생한다는 것을 의미한다. clock은 기본적으로 메인보드에 장착되어 있는 clock 발생기에서 만들어 내는데, 클럭 수가 높을수록 컴퓨터의 처리 속도가 빠르다는 것을 의미한다.
그리고 flip flop(플립플롭)은 1 또는 0과 같이 하나의 입력에 대하여 항상 그에 대응하는 출력을 발생하게 하고, 다음에 새로운 입력이 주어질 때까지 그 상태를 안정적으로 유지하는 회로로써 컴퓨터의 집적 회로 속에서 기억 소자로 쓴다.
Transition Time(천이시간)이란 것은 간단하게 얘기해서 high→low로, low→high로 바뀌는 시간을 뜻한다. high→low로 바뀌는 시간인 tf(falling time)와 low→High로 바뀌는 시간인 tr(rising time)으로 구성된다. 이 값들은 출력전압이 Vcc의 10%와 90%가 되는 시점을 기준으로 하고 프린트 아웃해서 실험에 참고한 자료의 그림을 보면 더 쉽게 이해가 가능하다.
Transition Time과 Prepagation Delay가 생기는 이유는 다음과 같다.
CMOS를 리모델링 하면 회로에 capacitor들이 구성되어있다는 사실을 알 수 있다. 출력 값이 high→low로, low→ high로 바뀌는 것은 다른 말로 바꾸면 capacitor들이 충전과 방전이 되면서 생기는 일을 뜻하게 된다. 그렇기 때문에 Transition Time이 발생하는 것이다. 위에서 설명했다시피 Transition Time이라는 것은 high→low, low→high로 바뀌는 시간을 말하고 tr과 tf로 구성된다고 하였다. capacitor들이 충 방전을 함에 따라 생기는 시간이 바로 이 Transition Time인 것이다.
또한 입력에서 출력으로 바뀌는 동안 CMOS 내의 capacitor들을 거치면서 일을 할 것이다. CMOS에서 capacitor들의 충전은 방전보다 길다. 따라서 충전(low→high), 방전(high→low)까지의 걸리는 시간이 달라진다. 따라서 Prepagation Delay가 생기게 되는 것이다.
◈실험 종합
이번 실험은 CMOS 회로의 전기적 특성을 알아보는 시간이었다. 3년 만에 만지는 오실로스코프에 긴장하기도 하였지만, 예비보고서를 준비할 때 오실로스코프에 대한 조사를 하고가니 한결 쉽게 해결 할 수 있었다. 실험1번에서 미세조정을 잘못한 것 말고는 오실로스코프를 성공적으로 다루었다.
그래프 또한 예상대로 나와서, 만족스러웠다. 실험 2번(Schmitt - Trigger inverters) 또한 측정값이 데이터시트 범위안에서 나와서 Vh를 쉽게 구할 수 있었고, 실험 3번(Resistive Load)에서는 회로 구성을 3번이나 다시 뜯어내며 구성한 끝에 Rn, Rp를 구할 수 있었는데, 저항에 걸리는 전류를 계산하는 과정을 잘못 이해하여, 시간이 많이 걸렸다. 실험4번(Speed) 는 사각파형을 쉽게 만들어 내었고, 회로도 쉽게 구성하였으나, 장비문제로 파형을 얻어내지 못해서 아쉬웠으나 조교님께서 DATA값을 보내주셔서 이해할 수 있었다.

키워드

CMOS,   CMOS특성,   전기적 특성,   논리,   논리회로,   논리회로 실험,   전자공학,   실험