|
PSpise 모의실험 - Ch.6 신호분석기 동작 및 공통 이미터 증폭기의 주파수 응답
PSpice를 통해 주어진 회로를 구성하여 시간 영역(과도)해석을 수행하라. 또한, 회로의 Schematic 및 입력전압(), 출력전압()의 파형을 해당 표에 포함하여 시뮬레이션 결
|
|
|
회로에 의해 -20dB/decade가 부가되어 -40dB/decade의 롤-오프로 감소 시작
- fc(bypass)까지 계속 감소하면, 이점에서 바이패스 RC 회로에 의해 -20dB/decade가 또 다시 부가되어 -60dB/decade의 롤-오프로 감소 시작
Chapter2. 실험 결과 (시뮬레이션)
PSpise 모의실
|
|
|
회로에 연결을 한다.
(전류가 최소일 때, CC LED가 켜지게 되고, 전압이 떨어져 있게된다.)
6)전류 조절기로 천천히 전류를 올려준다.
(처음 조절한 전압수치까지 도달하게 되면 CV LED가 켜짐)
7)실험을 진행한다.
4.주의사항
잘못된 회로 같은 경우
|
|
|
표지 양식
년도-학기
2020 년 2학기
과목명
전자회로실험
LAB번호
제목
1
BJT의 고정 바이어스 및 전압분배 바이어스
실험 일자
2020년 9월 30일
제출자 이름
제출자 학번
Chapter 1. 관련 이론
- 바이폴라 트랜지스터는 차단, 포화, 선형의 3가지 모드로
|
|
|
표지 양식
년도-학기
2020 년 2학기
과목명
전자회로실험
LAB번호
제목
1
소신호 공통 이미터 증폭기
실험 일자
2020년 10 월 14일
제출자 이름
제출자 학번
Chapter 1. 관련 이론
1.NPN BJT 소신호 증폭기의 종류
- 공통 이미터 증폭기
이미터가 신호 접지
|
|
|
회로가 동작하지 않는다. 그 후 8번째 칸 중반부 이상부터는 정상적으로 회로가 동작하는데 여기서 we값이 0이므로 read기능만 수행한다. 예로 9번째 칸에서 0100번 address를 찾아 write & read모드에서 해당 address에 저장했던 값을 read한다.
< 실험
|
|
|
실험에 대한 고찰 >
이번 실험에서는 binary/gray counter를 설계하였다. 처음에는 어려울 것 같았으나 교수님께서 앞부분의 3bit up/down counter의 소스코드를 잘 이용하라고 힌트를 주셨고, 실험 수업 이후 다른 전공 수업에서 binary/gray counter에 대한
|
|
|
실험에 대한 고찰 >
이번 실험에서는 flip-flop을 이용하여 3가지 shift연산을 수행하는 shifter을 설계하였는데 이전의 실험들과는 다르게 componenting을 할 필요가 없었다. 여태까지 설계할 때에는 port mapping 하는 것에서 애를 많이 먹었었는데, 이
|
|
|
기계적
움직임에 시연 가능성이 있을 것으로 생각되어 작품구상에 들어가게 되었다. 제작동기
사용부품및 공구
사용IC Data Sheet
작품의 동작
회로도 구성
작품의 구성(브레드보드)
작품의 구성(만능기판)
작품구성완료 후 동작모습
|
|
|
포화(CC등이 켜진 상태) 될 경우에는 즉시 출력 전압을
0으로 내리고, 부하의 이상 유무와 5에서의 값을 점검해야 한다. 문제가 해결되면 6 또는 8부터
다시 시작한다.
10.부하에 제 2의 다른 전원이 연결되는 경우, 이 때 전압이 본 전원 공급기
|
|
메뉴펼치기
