|
옵셋 전압
회로도
이상적으로는 두 입력단 사이의 전압차가 0V이면 출력 전압이 0V이어야 하는데 실제 동작에 있어서는 출력전압이 약간의 옵셋을 가진다.
(출력)
(입력)
첫 번째 741
두 번째 741
세 번째 741
---시간이 모자라서 실험을 여기까지
|
|
|
자 하는 회로에 포함되는 것은 아니다. 따라서 이상적인 트랜지스터에는 전류가 흐르지 않는다고 가정한다.
이 때 트랜지스터에 흐르는 미량의 전류와 내부의 저항으로 인해 트랜지스터에는 약한 전압이 걸리게 되는데 이것이 \'옵셋 전압\'
|
|
|
나온 점을 미루어 볼때 소자의 이상이라고 밖에는 설명할 수 없는 경우가 있었다. 조금 더 여유를 가지고, 여러 소자를 바꿔가면서 실험할 필요가 있겠다. 1. 반전연산증폭기
2. 옵셋전압측정
3. 슬루율 측정
4. 폐루프 이득 측정
|
|
|
옵셋전압과 common mode rejection을 작게 하는데 중점을 둔다. Op-amp에서 본격적으로 전압이득을 키워주는 곳은 입력단 다음으로 오는 증폭단이다.
2.2 연산증폭기 (Ideal Op Amp)
연산 증폭기는 두 개의 입력단자와 한 개의 출력단자를 갖는다. 연산증
|
|
|
전압이 올바르게 검출되고 있음을 확인할 수 있다.
④ 입력 바이어스 전류
⑤ 출력 옵셋 전압 / 슬루율
실험방법
<실험 부품 및 장비>
전원 : 듀얼 가변 저전압 DC전원(15V)
장비 : 오실로스코프, AF 정현파 발생기, 디지털 멀티미터, 가변 저항
|
|
메뉴펼치기
