|
성회로
저항성회로는 저항을 주요 구성성분으로 하는 회로이다. 이 실험에서는 저항에만 전압 V = Vmaxsin(ωt)을 가한다. 저항을 통과하는 전류 I는 가해준 전압과 위상이 같다: LRC 회로
장비
서론
이론
LC 발진
저항성회로
용량성
|
|
|
성분 일 때(유도성 회로)
RLC 직렬회로는 성분이 우세한 유도성회로()가 되어 전압의 위상이 전류보다 앞서게 된다. 이를 페이저 도로 나타내면 위 그림의 (b)와 같다.
③ 리액턴스 성분 일 때(용량성 회로)
RLC 직렬회로는 성분이 우세한 용량성
|
|
|
것이다. 그리고 전압이 + 에서 -로 바뀌게 되면 앞서 만들어진 자기장의 방향이 반대로 만들어져야하므로 그렇게 반대로 만들어지는 시간 때문에 역시 90도 만큼 뒤쳐질 수 밖에 없다.
용량성회로 즉 C 회로에 교류 전원 전압을 투입하고 전류
|
|
|
시간이 걸린다.
키르히오프의 폐회로 법칙에 의해(저항에서는 전압강하, 인덕터에서는 역기전력을 모두 더한값) 실험목표
실험기구
실험이론 및 방법
(RL 회로,저항성회로, 용량성회로, 유도성회로, RLC회 로)
실험 결과
질의응답
|
|
|
는 가해진 전압이고 R은 회로내의 총 저항이다.)
≪ 그 림 ≫ • 실험목표
• 실험기구
• 실험이론 및 방법
(RL 회로,저항성회로, 용량성회로, 유도성회로, RLC회 로)
• 질의응답
|
|
메뉴펼치기
