|
회로는 저항을 주요 구성성분으로 하는 회로이다. 이 실험에서는 저항에만 전압 V = Vmaxsin(ωt)을 가한다. 저항을 통과하는 전류 I는 가해준 전압과 위상이 같다: LRC 회로
장비
서론
이론
LC 발진
저항성회로
용량성회로
유도성회로
|
|
|
성분 일 때(유도성 회로)
RLC 직렬회로는 성분이 우세한 유도성회로()가 되어 전압의 위상이 전류보다 앞서게 된다. 이를 페이저 도로 나타내면 위 그림의 (b)와 같다.
③ 리액턴스 성분 일 때(용량성 회로)
RLC 직렬회로는 성분이 우세한 용량성
|
|
|
이론
1. 유도성 소자
2. 인덕터
3. 자속
4. 인덕터의 전압 전류 관계
5. 인덕터 결합
6. 저역 통과 필터 (적분 회로)
7. 고역 통과 필터 (미분 회로)
8. 차단주파수, 시정수
9. RL회로가 직렬일 때 위상차
실험 방법
시뮬레이션 결과
|
|
|
시간이 걸린다.
키르히오프의 폐회로 법칙에 의해(저항에서는 전압강하, 인덕터에서는 역기전력을 모두 더한값) 실험목표
실험기구
실험이론 및 방법
(RL 회로,저항성회로, 용량성회로, 유도성회로, RLC회 로)
실험 결과
질의응답
|
|
|
는 가해진 전압이고 R은 회로내의 총 저항이다.)
≪ 그 림 ≫ • 실험목표
• 실험기구
• 실험이론 및 방법
(RL 회로,저항성회로, 용량성회로, 유도성회로, RLC회 로)
• 질의응답
|
|
메뉴펼치기
