|
그 오차를 무시할 정도가 되어 이론을 설명하는 데에는 별 영향을 끼치지 못한다. 5.1 직,병렬 저항회로
5.2 병렬 연결 등가 저항 실험
5.3 직·병렬 연결 등가 저항 실험
5.4 전압 분배기 실험
6.1 휘트스톤 브리지에 의한 저항 측정
|
|
|
전압이다. 테브난 등가전압을 계산할 때 전압 분배 법칙은 한 부분이 Vout이고 다른 부분이 Ground 라고 가정할때 매우 유용하다.
테브난 등가저항은 회로쪽을 바라보았을 때 a와 b지점을 Cross하여 측정되는 저항이다.
우선 모든 전압원과 전류
|
|
|
전류는 , , 이고 유출전류는 이다.
병렬 회로망에 걸리는 전압은 옴의 법칙을 이용하여 구할 수 있다.
병렬 회로망은 등가저항 로 대체될 수 있고, 이 경우 위의 그림은 간단한 직렬회로로 변환되고 가 된다. 그러므로,
위의 식을 전류분배 법
|
|
|
회로
1. 실험 목적
(1) 전압분할 회로에서 부하가 전압 관계에 미치는 효과를 알아본다.
(2) (1)의 결과를 실험적으로 입증한다.
2. 관련이론
◈ 부하를 갖는 전압 분할 회로(voltage-diveder)
분할 회로망은 전류가 흐르는 부하에 전압을 공급하기 위
|
|
|
.
동작점이란 특성 곡선상에서 고정된 점이므로 이점을 가리켜 정지점(Q-point)라고 한다. 바이어스 및 동작점
베이스 바이어스 회로
이미터 바이어스 회로
전압 분배기 회로
컬렉터 궤환 바이어스 회로
Current Mirror 회로의 동작
|
|
|
전류 IB는
같이 표현된다.
컬렉터 전압 VC = VCC - ICRC 이고 IB = IC/βDC 이므로 윗 식에 각각 대입하여 컬렉터 전류에 대해 정리하면 다음과 같다. 1. 바이어스
2. 베이스 바이어스의 개념
3. 이미터 바이어스의 개념
4. 전압 분배기 바이어
|
|
|
전류는 1 : 1.5 : 2.5의 비율로 분배되어야 한다.
먼저 pspice 프로그램으로 개략적인 회로도를 그려 보았다.
현재의 회로는 주어진 조건을 모두 만족하며, 세 가지의 저항값만 결정하면 회로가 완성된다.
계산 과정은 다음과 같다.
1. 10V의 전압에
|
|
|
저항 소자의 전류-전압 특성
2.1 위 저항 중 수 kΩ 정도의 저항을 선택하여 아래에 적는다. 알맞은 것이 없을 경우 새로 선택하여 저항값을 기록한다. 1. 실험 제목 : 저항값 측정과 저항 합성
2. 실험 목적
3. 실험 내용
4. 전압 분배기
|
|
|
예비 보고 사항
1) =0.7V라 가정하고 동작점 를 구하고 소신호 파라미터 , , 도 구하라.
먼저 를 구하기 위해서 실험 회로 12-1의 회로에서 X인 지점의 전압이 베이스의 전압이므로 베이스 전압을 구하면 전압 분배로 인해 =3.253V가 나오고 =0.7V 라
|
|
|
감소시켜 f=250Hz 일 때는 커패시터의 임피던스가 4배가 되어 커패시터에 걸리는 전압이 더 많아짐을 관측할 수 있었다. 실험 3. 접지 개념
1. 목적
2. 이론적 배경
3. 사용 장비 및 부품
4. 실험 방법
5. 예비 보고서
6. 결과 보고서
|
|
메뉴펼치기
