[전기회로실험] Voltage Current Divider Circuits 결과보고서

소개글

[전기회로실험] Voltage Current Divider Circuits 결과보고서에 대한 보고서 자료입니다.

목차

① 고정형 전압 분할기 측정 실험

② 가변 전압 분할기 측정 실험
③ 가변 전압 분할기 값 측정 실험

④ 전압 분할기에 대한 부하의 영향 실험
⑤ 전압분할기 설계 실험

⑥ 전류분할 회로 설계 실험

본문내용

매우 근사한 값이다.
VCD의 측정값은 3.36V였는데, 이는 시뮬래이션을 통한 이론값 3.333V와 매우 근사한 값이다.
따라서 무부하 전압분할 회로에서 각 저항에 걸리는 전압 V는
Vn = V × (R1 / RT)
로 나타낼 수 있으며, 이를 실험적으로 입증하였다.
과정 2~4에 대한 pspice 회로 설계이다.
과정 2를 기준으로 I1, VBD, VCD, RL를 계산하는 방법은 다음과 같다.
10 = (I1+IL)R1+(R2+R3)I1
10 = (I1+0.002)1200+2400I1
10 = 3600I1+2.4
3600I1 = 7.6
I1 = 7.6 / 3600 = 0.002111A
I1 = 2.111mA
I1의 실제 측정값은 2.11mA로써, 이론에 매우 근접함을 알 수 있다.
VBD = I1×(R2+R3)
= 0.002111×2400
= 5.0664VBD의 실제 측정값은 5.10V로써, 이론에 매우 근접함을 알 수 있다.
구간 CD의 저항값은 구간 BD의 절반이므로, VCD의 이론값은 VBD의 절반임을 추론할 수 있다. 따라서 VCD는 2.533V이고, 실제 측정값은 2.54로써 이론에 매우 근접함을 알 수 있다.
VBD = ILRL
5.0664 = 0.002RL
RL = 5.0664 / 0.002 = 2533.2Ω
RL의 실제 측정값은 2530Ω으로써, 이론에 매우 근접함을 알 수 있다.
따라서 모든 실험값이 이론과 일치했으므로, ‘부하가 전압 분할기에 추가되면 전압 분할기의 각 저항기에 걸리는 전압과 분로전류는 달라지게 되며, 부하를 갖는 전압 분할기의 전압과 분로전류는 키르히호프 전압법칙과 전류법칙을 이용하여 구할 수 있다’는 이론을 입증하였다.
다음은 과정2의 pspice 시뮬레이션 결과이다. 표의 값과 일치함을 확인할 수 있다.
IL의 값이 2mA가 되어야 하는데, 시뮬레이션 결과는 이를 만족하고 있음을 알 수 있다.
※ 과정 3과 과정 4의 실험은 과정 2의 실험과 IL값만 다르게 해 주면 되므로, 실험 방법과 계산 과정은 모두 동일하다. 따라서 시뮬레이션 결과만 첨부하도록 한다.
다음은 과정 3의 pspice 시뮬레이션 결과이다. 표의 값과 일치함을 확인할 수 있다.
IL의 값이 4mA가 되어야 하는데, 시뮬레이션 결과는 이를 만족하고 있음을 알 수 있다.
다음은 과정 4의 pspice 시뮬레이션 결과이다. 표의 값과 일치함을 확인할 수 있다.
IL의 값이 6mA가 되어야 하는데, 시뮬레이션 결과는 이를 만족하고 있음을 알 수 있다.
⑤ 지정된 조건을 만족하는 전압분할기 설계 실험
이번 실험은 9V에서 3mA의 부하전류를 공급하는 회로를 직접 설계하는 실험이다.
먼저 pspice 프로그램으로 개략적인 회로도를 그려보았다.
전체 전압은 15V이며, 이 회로에서의 부하저항은 R3 이다.
회로에 흐르는 총 전류는 임의로 설정이 가능하므로, 회로에 흐르는 총 전류는 10mA 되도록 회로를 설계하도록 한다.
계산 과정은 다음과 같다.
1. 부하저항 R3는 옴의 법칙에 의해 R3 = V3 / I3 = 9V / 0.003A = 3kΩ ∴R3 = 3kΩ
2. 회로에 흐르는 총 전류 10mA중 R3로 3mA가 흐르기 때문에 분로전류 R2는 10-3 = 7mA가 된다.
3. 위의 값에 따라 R2를 계산해 보면 R2 = 9V / 0.007A = 1.28571…kΩ
(여기서 9V를 사용하는 이유는 부하저항에 걸리는 전압이 9V이기 때문이다)
4. 전체전압 15V 중 부하저항에 걸리는 전압이 9V이므로, R1에 걸리는 전압은 6V이다.
5. 또한, 둘로 나뉘어졌던 전류가 R1에선 합쳐지므로 R1에 흐르는 전류는 10mA이다.
6. 위의 값에 따라 R1를 계산해 보면 R1 = 6V / 0.010A = 600Ω
따라서, R1 = 600Ω, R2 = 1.28571…kΩ, R3 = 3kΩ 이 된다.
실제 빵판을 이용하여 위와 근사한 저항 조합을 이용하여 회로를 구성한 후 측정한 값은 이론값과 아주 근소한 차이만을 보였다. 따라서 이론에 따라 설계한 회로의 정확성을 실험적으로 입증할 수 있었다.
다음은 위에서 결정된 저항 값에 따라 설계된 회로의 pspice 시뮬레이션 결과이다.
지정된 조건이었던 9V에서 3mA의 부하 전류가 흐르고 있음을 확인할 수 있다.
따라서, 지정된 조건을 만족하는 회로를 설계하였다.
⑥ 지정된 조건을 만족하는 전류분할 회로 설계 실험
이번 실험은 15V 전원으로부터 3개의 병렬가지를 갖는 부하에 전류를 공급할 수 있는 전류분할 회로를 설계하는 실험이다. 전원에 의해 공급되는 총 전류는 10V에서 5mA이며, 3개 가지들의 전류는 1 : 1.5 : 2.5의 비율로 분배되어야 한다.
먼저 pspice 프로그램으로 개략적인 회로도를 그려 보았다.
현재의 회로는 주어진 조건을 모두 만족하며, 세 가지의 저항값만 결정하면 회로가 완성된다.
계산 과정은 다음과 같다.
1. 10V의 전압에 5mA의 전류가 흐르므로 옴의 법칙에 의해 R = V / I = 2000Ω
2. 세 가지 저항값의 총 합은 2000Ω이 되어야 하는데, 이때 각 가지의 저항값의 비율은
1 : 1.5 : 2.5 이다. 따라서 R1의 값을 n이라고 할때, R2의 값은 1.5n이고, R3의 값은
2.5n이다. 여기에서 n의 값을 구해 보면
0.0005 × 15 = 30 / n
∴ n = 30 / 0.0075 = 4000
3. n의 값이 4000이므로, R1의 값은 4000Ω(= 4kΩ)이다.
4. R2의 값은 6666…Ω(= 6.666…kΩ)이다.
5. R3의 값은 10000Ω(= 10kΩ)이다.
실제 빵판을 이용하여 위와 근사한 저항 조합을 이용하여 회로를 구성한 후 측정한 값은 이론값과 아주 근소한 차이만을 보였다.
(ex : 측정된 전체저항 - 2000.03Ω)
따라서 이론에 따라 설계한 회로의 정확성을 실험적으로 입증할 수 있었다.
다음은 위에서 결정된 저항 값에 따라 설계된 회로의 pspice 시뮬레이션 결과이다.
지정된 조건이었던 10V, 5mA에서 각 가지에 흐르는 전류의 비율이 1 : 1.5 : 2.5임을 확인할 수 있다.
따라서, 지정된 조건을 만족하는 회로를 설계하였다.

키워드

전기회로실험,   전류 분할,   전압 분할,   분할 회로