|
전압 분배 현상도 관찰하였고, 이론적으로 계산한 값들과 실제 측정 값들이 잘 일치함을 볼 수 있었다. 특히, 저항이 클수록 더 많은 전압이 걸리는 경향은 예상한 대로 나타났다. 이러한 결과는 전기 회로의 기본 원리를 이해하는 데 큰 도움
|
|
|
전압원으로 사용된다. 다음은 제너 다이오드 회로다. 제너 다이오드는 부하저항 RL과 병렬로 연결된다. 제너 다이오드의 사용목적은 제한된 범위내에서 직류전원의 출력 변화나 부하저항의 변화 즉 전류의 변화에 대하여 부하 양단에 일정한
|
|
|
에서 들어오는 전류의 합이 나가는 전류의 합과 같아야 하는 원칙을 제시한다. 실험 중 전압 분배 원리를 확인하기 위해 저항 두 개를 직렬로 연결한 회로를 구성하였다. 저항 값이 서로 다른 경우 각 저항에 걸리는 전압을 측정한 결과, 예상
|
|
|
반전 증폭기는 입력된 신호에 대해 정해진 증폭도로 신호가 반전되어 출력되는 증폭기 이다. 음전압은 양전압으로, 양전압은 음전압으로 신호의 모양은 유지하면서 증폭된다.
반전 증폭기의 이득을 구하기 위해 회로에서 방정식을 세우면:
|
|
|
A와 B 사이에 나타나는 저항이므로
가 되어, 그림 2d와 같은 테브난 등가회로가 구성된다. 아울러 부하 저항에 흐르는 전류와 걸리는 전압은 식(3)으로 주어진다.
그림 3 두 개의 전원을 갖는 회로
2. 예비보고서
(1) 그림 4의 회로에 대해 테브난
|
|
|
전압 V와 같지 않고, 위에서 언급한 것처럼 VL과 VR은 90 의 위상차가 있으므로 VL과 VR의 페이저 합이 인가전압과 같다.
V = √VR2 + VL2
RL회로에서 인가전압 V와 전류 I의 위상관계는 θ만큼 위상차가 생긴다. 이 각도 θ는 앞장의 임피던스의 페이저
|
|
|
의 그림과 같은 회로를 구성한다. 스위치 S는 개방하고, Vs는 0V로 한다.
17. 스위치 S를 닫고 다이오드 전류 Id가 20mA가 되도록 Vs를 서서히 증가시킨다. 이때의 전원전압 Vs, 부하전압 Vl, 전체전류 It를 측정한다. 이때 전류계는 100mA range에 놓는다
|
|
|
라미터인 게인, 대역폭, 입력 및 출력 임피던스 등의 변화를 실험적으로 확인함으로써, 각 요소가 전압 증폭에 미치는 영향을 체계적으로 분석할 수 있다. 이와 같은 과정은 전압 증폭 회로를 설계하고 최적화하는 데 있어 기초적인 이해를 제
|
|
|
소자(C=0.05μF)와 거의 일치하는 것을 실험을 통해 확인할 수 있다.
▶ 능동 저역 통과 필터회로 구성(주파수가 3KHz일때, 전압이득 측정)
PSpice를 통한 능동 저역 통과 필터회로 시뮬레이션
PSpice를 통한 시뮬레이션 차단 주파수 측정 결과
(x축은
|
|
|
법칙이라고 한다.”라고 설명하고 있다.
(J=σE=E/ρ , J:전류밀도, E:전기장, σ:전기 전도도)
전기회로를 간단히 그리면 왼쪽의 회로와 같은데 회로에 전류가 흘러 저항을 통과하면 저항에는 옴의 법칙에 따라 전압이 생긴다.
이때, 저항에 생기는
|
|
메뉴펼치기
