|
전압 분배 법칙을 이용하여 을 측정하니 약 33.8Ω이 나왔고 예비보고서에서 작성한 =28.4Ω과 약간의 차이가 있었다.
이 있을 때
제거 후
이 있을 때
820mVpp
제거 후
1570Vpp
측정 결과
4.3kΩ
출력 저항 측정은 실험 회로도에서 을 측정하는 점에
|
|
|
DMM의 COM단자와 플러그(plug)의 접지단자 사이의 저항을 측정하면 얼마가 되겠는가?
▶ 접지선이 존재한다면 측정 시 저항은 0Ω이 된다.
전자 전기 실험
3월 7일 예비 레포트
- 저항, 전압, 전류의 측정 1. 목적
2. 실험준비물
3. 실험계획서
|
|
|
전압이 입력되어야 NMOS 혹은 PMOS의 상태가 on/off 된다는 특성이 있어 입력 전압을 변화시키며 출력 파형을 확인한 결과 input이 2V가 넘어가는 시점부터 출력 전압이 반전되어 나오는 것을 확인할 수 있었다.
6. 참고문헌
[1] 대학전자회로 실험, 1
|
|
|
실험과 발표 때는 이를 생각지 못함이 이 실험의 아쉬운 점이다.
참조
1)Basic Electronics 9th edition - Grob (Mcgraw hill)
2)전자회로 실험 -김재석(교보문고)
3)EDS를 이용한 재미있는 전자회로 기초 및 응용 - 남상엽 등3명(상학당)
4)http://www.rfdh.com/rfdb.php3
|
|
|
기초전기전자실험(김상배 저, 2009),
네이버백과(http://100.naver.com) ‘마디 전압법’, ‘망 전류법’
< 참 고 문 헌 >
기초전기전자시험 / 김상배 저 / 흥릉과학출판사 / 2009
회로이론(7판) / 제임스닐슨 저 / PEARSON / 2005 < 목 적 >
< 실 험
|
|
|
답변일자|2007.10.16, http://kin.naver.com/detail/detail.php?d1id=11&dir_id=110209&docid=4817241&qb=7KCE66WY6rOE7J2YIOqwkOuPhA==&enc=utf8&pid=fVVdrsoi5UKsssYG5b4sss--321329&sid=Ssrxi3rdykoAAFKLDrY 1. 전압계의 등가저항
2. 전압계의 부하적용
3. 검토사항
4. 고찰
5. 참고문헌
|
|
|
음수 volt를 나타내주기 때문이다. 또 두 번째 실험에서도 탄소막대저항을 사용했기 때문에 오차가 생길 수 있다.
3. 참고문헌
전자통신연구회 편, 『전자통신기초실험』, 도서출판 상학당, 2009, pp81-82. 1. 브리지 회로
2. 고찰
3. 참고문헌
|
|
|
실험(1) OR게이트와 XOR게이트의 진리 실험
입력
출력
측정 출력 전압
A
B
X
0
0
0
0.021
0
1
1
4.72
1
0
1
4.72
1
1
1
4.72
1) OR게이트의 진리회로 구성 및 진리실험 결과
2) XOR게이트의 진리회로 구성 및 진리실험 결과
입력
출력
측정 출력 전압
A
B
X
0
0
0
0.021
|
|
|
측정물 양쪽 단자에 테스트 리드선을 접촉시켜 저항을 측정한다.
*참고 문헌*
*메카트로닉스에 의한 전자회로 기초-니시보리겐지
*응용실험실습-박기영
*일반 물리학 실험 -김명수외
*대학 일반 물리학 -물리학연구회 1. 디지털 멀테 테스
|
|
|
회로해석 - JOHNSON
② 기초전기전자공학실험 대한전자공학회 교학사 2006
③ (만들면서 배우는) 전자기초 - 안희백
④ 전자부품을 활용하자 - 김보연
⑤ Spice 기초와 활용 (ver 16.0) 최평 외 복두출판사 2008
⑥ http://www.alldatasheet.co.kr 1. 설계 배
|
|
메뉴펼치기
