|
효율을 내기 위해선 의 절반이 되는 바이어스가 되도록 저항설계를 하는 것이 좋다. 그리고 전압이득을 결정하는 도 무조건 전압이득이 높게 설계하면 안되고 입력 신호와 를 고려해가면서 설계해야한다.
실험 결과와 데이터 값을 보면서 약
|
|
|
250
전압이득
4.33
실 험 결 과
<표 7-2> 공통에미터 교류증폭기 실험결과 요약
실험단계
제한조건
측정이득
계산이득
단계(3)
없 음
300
1.14
3.80
단계(4)
제거
300
624
2.08
단계(5)
단락
300
1.28
4.27
단계(6)
개방
300
1.30
4.33
검 토
및
고 찰
1. 공
|
|
|
전압보다 커야 제대로 증폭기로 동작할 수 있다.
gate 전압은 source 전압에 비해 적어도 threshold voltage(일반적으로는 0.7V 정도 됩니다)보다는 커야 drain에 전류가 흐른다.
그렇지 않은 영역에서는 전압이득(gain)이 떨어지거나 신호의 왜곡(distortion)
|
|
|
이득
G = { {v }_{O } } over { { v}_{I } }
이다.
회로가 "동작하고 있고" 단자 3에 유한한 출력전압을 제공하고 있다고
가정하면, 연산 증폭기의 이득 A가 매우 크기(이상적으로는 무한대) 때문에,
그 입력 단자 사이의 전압은 무시할 수 있을 정도로
|
|
|
니다.
비교적 같은 값을 찾은 실험 조는 새로운 입력 값이 정하여 그 입력에 대한 이득과 cut off frequency를 곱하였다고 합니다. 그랬더니 이득대역폭이 비교적 같게 나왔다고 합니다.
이러한 이유로 볼 때 저희가 찾은 1번 실험의 입력전압이 너
|
|
메뉴펼치기
