|
실험 24장에 대한 복습문제
1. 그림 24-1의 회로에 대한 중간대역 데시벨 이득은 대략 얼마인가?
(a) 9.5 dB (b) 19.5 dB
(c) 23.6 dB (d) 27.4 dB
⇒ (Av)=(RC||RL)/(r'e+RE1)=(3.9kΩ||2.7kΩ)/(18.176Ω+150Ω)=9.531이고 이것을 데시벨 단위로 환산하면, Av(dB)=20×log9.531=19.583(dB
|
|
|
|
|
|
결과에 영향을 미친다는 사실을 인지할 수 있었다. 특히, 센서의 설치 위치나 환경 조건에 따라 결과가 달라질 수 있음을 확인했다. 이러한 변수들은 실험 설계 시 반드시 고려해야 할 요소들이다. 실험 결과를 바탕으로 각 센서의 특성을 활
|
|
|
1.실험의 목적
2.관련이론
3.실험 장비 및 사용 방법
4.실험방법
5.참고문헌
|
|
|
IR1 = (24V - 10V) / 49㎃ = 244Ω
따라서 최소 저항값은 244Ω이고 최대 전류는 49㎃이다. 목차
Ⅰ. 실험결과(제너 다이오드 로우딩)
A. 제너 다이오드에 부하저항을 연결한 경우
B. 부하저항을 변화시키는 경우
Ⅱ. 검토사항
Ⅲ. 연습문제
|
|
|
출력의 전체 스윙과 입력 신호의 스윙은 일치해야 한다는 사실을 명심해야 한다.
참고 문헌
클램퍼
전자 회로 - Robert L. Boylestad, LOUUS NASHELSKY 저
http://mini_wor1d.blog.me/150084651944
클램핑 회로 분석
전자 회로 - Robert L. Boylestad, LOUUS NASHELSKY 저
|
|
|
t L. Boylestad, LOUUS NASHELSKY 저
http://mini_wor1d.blog.me/150084651944
이상적인 클리퍼 회로
전자 회로의 기초 - 김재요 저
클리퍼 회로 측정
전자 회로 - Robert L. Boylestad, LOUUS NASHELSKY
http://mini_wor1d.blog.me/150084651944
|
|
|
LOUUS NASHELSKY 저
전자 회로 설계 - 연규호 저
http://blog.naver.com/earthshake/150029056492
전파 정류
전자 회로 - Robert L. Boylestad, LOUUS NASHELSKY 저
전자 회로 설계 - 연규호 저
http://blog.naver.com/earthshake/150029056694
|
|
|
4~12장까지의 실험
(1) Figure 3.5의 Y2 논리식, 회로도, 사진, 진리표.
논리식 = B\' ∙ ( A⊕ C ) + ( ( A ⊕ C ) ⊕ D ) ∙ B
2. Figure 3.5의 Y2의 little m notation.
F = ∑m(2,3,5,6,8,9,12,15)
3. Karnaugh map과 minimize논리식
4. Minimize된 회로
|
|
|
[ERROR : 10731] 오류 발생. I. 서론
II. 본론
A. 다이오드 클리퍼
i. 클리퍼란?
ii. 직․병렬 클리핑 회로
a) 직렬 클리핑 회로
b) 병렬 클리핑 회로
iii. 바이어스된 클리핑 회로
a) 바이어스된 병렬 클리핑 회로
b) 2중 바이어스된 병렬 클
|
|
메뉴펼치기
