|
실험 측정값이 대체적으로 비슷했지만 700kHz이상 부터는 약간의 차이가 있었다. 실험에서 출력 전압이 최대일 때는 약 443mVpp였고 이보다 약 0.707배인 출력이 313mVpp인 주파수를 찾아 하한 주파수와 상한 주파수를 찾았다. 실험에서 전압 이득이
|
|
|
회로에서), 출력전류/입력전류의 비는 IC / IB 로 주어진다. 이것을 CE회로의 전류증폭률 β라 부른다.(CE전류 이득 current gain)즉,
(1)
이 값은 트랜지스터에 따라 10 ~ 1000을 값을 갖는다.
그림 2. 이미터 접지회로(CE회로)
3. 실험 기구
- 회로실험보
|
|
|
실험자의 의지임을 다시 한번 알게 되었다.
참고문헌
- CMOS 아날로그 / 혼성모드 집적시스템 설계 (상, 하)
,이승훈 외 3명
- A/D 컨버터, 김재현, 1991년
- 전자회로실험, 이행세 외 1명, 2003년
- 디지털 전자회로, 유관식, 2001년
- OP-Amp 회로 실험, 강
|
|
|
report
전 자 회 로 실 험
날 짜 :
과 목 :
교 수 :
학 번 :
성 명 :
▣ 회로도
회로도
실제 회로도
▣ 회로 구현 및 사진
DC 입력 전압
7 Segment
0
1
2
3
4
5
6
7 ▣ 회로도
▣ 회로 구현 및 사진
|
|
|
회로
병렬 공진 회로
공진주파수
공진주파수에서의 임피던스()
최소
최대
3.사용 장비 및 부품
오실로스코프
함수발생기
전원공급장치
저항 : 1 Ω(2개), 100 Ω, 120 Ω, 240 Ω, 5.1 kΩ
인덕터 : 2 mH
커패시터 : 0.01μF
4.실험 방법
1) 그림 6.1과 같이
|
|
|
회로의 측정 결과
- capacitor를 연결하면 capacitor의 충/방전에 의해서 출력파형의 형태가 좀 더 직선에 가까운 모습을 보인다. capacitor를 많이 연결 할수록 더욱 직선에 가까워진다. 즉 리플전압이 더 작아진다.
- 위의 실험에서 capacitor를 설치하
|
|
|
다이오드 정류회로
목적 및 배경
이 실험의 목적은 세 가지 다른 형태의 다이오드 정류회로, 즉 반파정류기, 중간탭 변압기를 사용한 전파정류기, 브리지형 전파정류기의 특성을 관찰하는 것이다.
이론
회로의 전력 공급을 위
|
|
|
실험4. 키르히호프의 법칙
1.실험의 목적
-키르히호프의 전류법칙(제1법칙)을 실험으로 확인한다.
-키르히호프의 전압법칙(제2법칙)을 실험으로 확인한다.
2.관련이론
*키르히호프의 법칙
키르히호프의 법칙은 저항의 직렬 혹은 병렬회로와 무
|
|
|
결정하는데 오차의 이 두가지 원천을 분리하는 것이 가장 쉬운 것이다. 만약 모든 부품들이 적절하게 작동되고 있다면, 디지털 오차의 원인은 단순히 시스템의 resolution에 의해서만 결정된다. 1. 실험목적
2. 실험이론
3. 예비보고서
|
|
|
부하에 흐르는 전류의 평균값
8) %리플 =
※참고
각 파형에 따른 peak-to-peak 전압값의 실효값
정현파
톱니파
반파정류파
전파정류파 Ⅰ. 실험목적
Ⅱ. 관련이론
1. 브리지 전파 정류 회로
2. 필터 회로가 있는 브리지 전파정류회로
|
|
메뉴펼치기
