|
법칙과 키르히호프법칙의 사용이 필요할 수도 있다.
노튼 저항 RN은 앞의 실험에서 테브닌 저항을 구할 때 사용했던 방법을 이용하여 다음과 같은 과정으로 구한다. 본래의 회로망에서 부하를 개방한다. 모든 전압원은 단락 시키고 내부저항
|
|
|
표지 양식
년도-학기
2020 년 2학기
과목명
전자회로실험
LAB번호
제목
1
BJT의 고정 바이어스 및 전압분배 바이어스
실험 일자
2020년 9월 30일
제출자 이름
제출자 학번
Chapter 1. 관련 이론
- 바이폴라 트랜지스터는 차단, 포화, 선형의 3가지 모드로
|
|
|
실험을 진행한다.
4.주의사항
잘못된 회로 같은 경우에는 전류를 조절하여 높일 때, 전압이 증가를 하지 않는 경우가있는데,
이 경우 즉시 회로를 점검하여, 잘못된 부분을 수정해준다.
고장부위 확산을 막기위함.
Reference
[전자회로실험]
이현
|
|
|
표지 양식
년도-학기
2020 년 2학기
과목명
전자회로실험
LAB번호
제목
1
소신호 공통 이미터 증폭기
실험 일자
2020년 10 월 14일
제출자 이름
제출자 학번
Chapter 1. 관련 이론
1.NPN BJT 소신호 증폭기의 종류
- 공통 이미터 증폭기
이미터가 신호 접지
|
|
|
of Microelectronics]
B.Razavi 저 | John Wiley 2nd Edition
[전자회로실험]
이현규, 김영석 저 | 충북대학교출판부
[FLOYD 기초회로실험 제9판 - 원리와 응용]
David M. Buchla 저 | 도서출판 ITC
[전기 전자 통신공학도를 위한 기초회로실험]
강경인 저ㅣ문은당
|
|
|
험 배경 이론
< 가 산 기 >
가산기 전압 이득 :
※ 일 경우 를 얻을 수 있음(부호 반전)
< 고역통과필터 - HPF >
< 저역통과필터 - LPF >
5. 실험방법
Band-Pass Filter 회로도
< 가산기 >
< HPF >
<LPF >
6. 설계과정
< 전반적인 BPF
|
|
|
.
3. 브리지 정류와 평활회로 시뮬레이션 수행결과
1. 브리지 전파 정류 회로 시뮬레이션 결과
2. 브리지 평활 회로 시뮬레이션 결과 1. 실험 목적
2. 관련 이론
3. 브리지 정류와 평활회로 시뮬레이션 수행결과
4. 시뮬레이션 결과
|
|
|
회로에서), 출력전류/입력전류의 비는 IC / IB 로 주어진다. 이것을 CE회로의 전류증폭률 β라 부른다.(CE전류 이득 current gain)즉,
(1)
이 값은 트랜지스터에 따라 10 ~ 1000을 값을 갖는다.
그림 2. 이미터 접지회로(CE회로)
3. 실험 기구
- 회로실험보
|
|
|
실험결과에서 보면 표55-1 고대역필터의 차단주파수 fc = 1/2πfC으로 7234Hz이다. 이 주파수를 기준으로 주파수가 커지면 저항에 걸리는 출력쪽의 전압은 점점 커진다. 그리고 전압 입력에 대한 출력의 비 역시 커졌다.
저대역필터에서는 RC회로였
|
|
|
그리시오.
결과 보고서
1.제목 : 반파정류회로
2.회로도
3. 실험결과
(1) 입/출력 파형
(2) 입/출력 데이터
반파정류회로
계산값
측정값
입력
첨두값 pi
10[V]
10[V]
주파수
60[Hz]
59.95[V]
출력
첨두값
5-0.7=4.3[V]
4.32[V]
평균값
=1.37[V]
1.26[V]
주파수
60[Hz]
|
|
메뉴펼치기
