|
실험하기 위한 회로를 그림 18.8에 나타냈다. 그림에서 트랜지스터 Q3와 Q4는 저항기 RB와 함께 정전류 전원을 형성한다. 이 회로에서 RB = 33 KΩ, RC1= RC2 = 20KΩ, VCC=-VEE=15V 이고 트랜지스터의 β=150이다. 증폭기의 바이어스 전류 IEE를 구하라.(단,
|
|
|
클 경우 (100배정도) 이미터전류는 트랜지스터의 β 에 영향을 받지 않고 트랜지스터를 바꿀 경우더라도 콜렉터 전류와 콜렉터 이미터간의 전압 또한 크게 변화가 없을 것인데 이러한 실험을 하지 않고 단순히 회로만 꾸며보고 살펴보았기 때
|
|
|
전류가 크게 영향을 받는 회로의 순서는
실험 ①회로 > 실험 ③회로 > 실험 ②회로
였다.
즉 실험 ①회로인 1개의 저항을 이용하는 BJT 바이어스 회로는 이론과 같이 트랜지스터의 β에 매우 민감한 의존성을 지닌다는 사실이 실험적으로 확
|
|
|
실험 결과 및 검토
이번 실험은 다이오드의 특성을 이용하여 정류 회로를 꾸며보고 각 정류회로의 특성을 살펴보았다. 반파정류기에서 여러 정류기를 써보았는데 대체적으로 오차율이 적고 정류되는 파형도 잘나와서 만족스러운 실험이 되
|
|
|
실험의 여건상 제대로 Ib에 따른 각 region 별 콜렉터 특성을 살펴보고 비교할 수 없어서 아쉽다.
고정바이어스 실험과 전압분배기 바이어스 실험에서는 단순히 회로만 꾸며보고 그 특성을 살펴보았을 뿐 거기에 따른 트랜지스터별로 비교하거
|
|
|
<실험목적>
브릿지 정류기에서의 도통은 2개의 직렬 연결된 정류기가 교대로 도통되는 결과임을 확인한다.
입,출력 파형을 관찰하고 측정한다.
DC전압 출력과 리플에 대한 여파 회로의 효과를 측정한다. CH.9 브릿지 정류기 ( Bridge Rec
|
|
|
실험목적
CE 증폭기의 입출력 임피던스를 측정
CE 증폭기의 데시벨 증폭도를 측정 실험 15. 이미터 접지 증폭기의 임피던스, 전력 및 위상
실험목적
CE 증폭기 회로
입력 임피던스
출력 임피던스
전력이득
위상관계
By-pass Capacitor
|
|
|
파형의 왜곡 현상 관찰
1) 실험 회로 7-1 회로에서 입력 신호의 크기를 증가시켜 가면서 출력 파형을 관찰하라. 출력 신호의 왜곡이 없는 입력 신호와 출력 신호의 최대값을 측정하라.
2) 실험 방법 1)을 PSPICE로 시뮬레이션하고 실험 결과와 비교
|
|
|
실험을 하다보니 막히는 부분도 많았고 실험값도 엉터리로 나왔다. 다음 실험시간에 교수님께 다시 여쭤보고 입출력 저항을 측정하는 법을 다시 배워서 다시 실험할 수 있도록 해야겠다.
2.2 출력 파형의 왜곡 현상 관찰
2.2.1 실험 회로도
PSPICE
|
|
|
비 및 부품
직류 전원 공급 장치
함수 발생기
오실로스코프
디지털 멀티 미터
트랜지스터 : 2SC1815 (1개)
저항 1kΩ, 2Ω, 2.7kΩ, 3.9kΩ, 4.7kΩ, 5.6kΩ
커패시터 : 47μF (전해, 3개)
4. 실험 방법
4.1 이미터 접지 증폭 회로
1) 실험 회로 12-1의 회로를 구
|
|
메뉴펼치기
