|
기반으로 하여 회로를 설계해도 별 무리가 없겠다.
3. 반전 증폭기 P-spice 시뮬레이션 수행 결과
회로도 -
시뮬레이션 결과 값:Run to Time :10ms 1. 실험 목적
2. 관련 이론
3. 반전 증폭기 P-spice 시뮬레이션 수행 결과
4. 시뮬레이션 결과
|
|
|
Coupling 으로 설정하여야 출력을 확인할 수 있습니다
3. 가산 증폭기 P-spice 시뮬레이션 수행 결과
회로도 -
시뮬레이션 결과 값: Run to Time :50us 1. 실험 목적
2. 관련 이론
3. 가산 증폭기 P-spice 시뮬레이션 수행 결과
4. 시뮬레이션 결과
|
|
|
실험 순서 및 방법
책에 있는 그림4(다이오드가 하나 있는 직렬회로) 그림5(다이오드가 두 개 있는 직렬회로) 그림6(다이오드가 두 개 있는 병렬회로)의 실험회로를 멀티심으로 연결한 수 저항에 걸리는 전압과 전류를 측정하고 이론적으로 계
|
|
|
데브난의 정리(Thevenin’s Theorem)와 노튼의 정리(Norton’s Theorem)를 이해하고, 잡한 회로를 단순화시키는 두 정리를 실험적으로 확인함으로써 복잡한 회로에 대한 분석 능력을 키운다.
임의의 회로에서 데브난(Thevenin)의 등가회로를 이용한 계산
|
|
|
실험 방법
(1) Gate로 구성한 RS F/F ; 그림 6과 같이 회로를 구성한 후, S‘과 R’을 교대로 접지에 연결하면서 LED의 점등상태를 확인하시오.
(2) 74LS93 2개를 이용하여 8bit-Binary Counter를 구성하고 Clock Pin에 함수 발생기를 이용하여 2kHz Clock(5Vp-p, DC off
|
|
|
실험): Multisim 사용한 모의 실험(시뮬레이션)
■ 모의실험회로 1 : 2단 증폭기 회로
이론 값
시뮬레이션 값
28uA
28.422uA
5.1 V
5.146V
4.65 mA
4.654mA
28 uA
28.422uA
5.1 V
5.146V
4.65 mA
4.654mA
■ 모의실험회로 1-2 : 2단 증폭기 회로
이론 값
시뮬레이션 값
28uA
28.422
|
|
|
실험 방법
(1) 7400과 7408을 사용하여 그림 8.7과 같은 회로를 구성하시오.
그림 8.7. Decoder 실험 회로
(2) A와 B에 (0V,0V), (0V,5V), (5V,0V), (5V,5V)를 인가하여 각각의 경우에 대하여 켜지는 LED를 표 1에 체크하시오.
(3) 그림 8.8과 같은 회로를 구성하시오.
|
|
|
실험 방법
1) 그림 5.1과 같이 회로를 결선하고 함수발생기로 정현파를 인가하여 신호의 크기를 로 맞춘 후, 주파수를 100Hz부터 1MHz까지 변화시켜가면서 커패시터 양단의 전압 을 오실로스코프로 측정하시오. 또한, 주파수 변화에 따른 의 변화
|
|
|
실험을 통해 오실로스코프 X10 프로브와 멀티미터(전압 측정시)에 내부저항이 약 10MΩ이 있다는 것을 알게 되었고, 내부 저항값을 크게 함으로써 측정기기에 전류가 최소한으로 흐르게 하여 회로의 전압측정값에 영항을 최소한으로 미치게 한
|
|
|
입력전압에 대한 출력전압의 변화를 그래프로 그리고 LOW 레벨 노이즈마진과 HIGH 레벨 노이즈마진을 구하라.
⑥ 그림7-8과 같이 논리 회로를 구성하고 Y와 Y\'에 흘러가는 전류를 구하시오.(저항은 100㏀)
그림7-8. 논리회로
5.예비 보고 사항
실험
|
|
메뉴펼치기
