|
Coupling 으로 설정하여야 출력을 확인할 수 있습니다
3. 가산 증폭기 P-spice 시뮬레이션 수행 결과
회로도 -
시뮬레이션 결과 값: Run to Time :50us 1. 실험 목적
2. 관련 이론
3. 가산 증폭기 P-spice 시뮬레이션 수행 결과
4. 시뮬레이션 결과
|
- 페이지 5페이지
- 가격 1,200원
- 등록일 2008.12.14
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
같은출력을 얻는다.
그림 4. 비반전 회로
참고문헌 ; 전자회로공학 / p633~651
기초전자회로실험 / 연산증폭기편 1.op-amp의 개관
2.동작의 개요
3.op-amp 이득
4.입력/출력 극성
5.공급전압
6.기본적 차동증폭기
7. 반전 증폭
8.비반전 증폭
|
- 페이지 7페이지
- 가격 2,000원
- 등록일 2011.05.22
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
가산기로서의 연산증폭기
-(10/10x5 + 10/10x5) = -10V
위의 이론값들에서 약간의 오차가 나게 결과값이 나올 것으로 예상된다.
3. 참고문헌
- 전기 전자 개론 (광명)
- 일반 전자 공학 (삼원출판)
- 전기 공학 (학문사) ※실험제목 : OP-AMP(연산 증폭
|
- 페이지 4페이지
- 가격 500원
- 등록일 2015.04.04
- 파일종류 한글(hwp)
- 참고문헌 있음
- 최근 2주 판매 이력 없음
|
|
가산 증폭기)
Vi4, Vo4
Reference
[Fundamentals of Microelectronics]
B.Razavi 저 | John Wiley 2nd Edition
[전자회로실험]
이현규, 김영석 저 | 충북대학교출판부
[FLOYD 기초회로실험 제9판 - 원리와 응용]
David M. Buchla 저 | 도서출판 ITC
[전기 전자 통신공학도를 위한
|
- 페이지 18페이지
- 가격 1,800원
- 등록일 2022.04.01
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
2.06 [V] 출력신호 진폭 : 6.40 [V]
|그림 19-11| 삼각파 입력에 대한 미분기 출력 파형
입력신호 진폭 : 1.97 [V] 출력신호 진폭 : 10.7 [V]
|그림 19-12| 사인파 입력에 대한 적분기 출력 파형
입력신호 진폭 : 2 [V] 출력신호 진폭 : 15.7 [V]
|그림 19-13| 구형파
|
- 페이지 2페이지
- 가격 500원
- 등록일 2010.05.03
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|