|
회로를 설계하였다. 저항 R1, R2, R3,의 비는 1:2:3이었다. 표 17-3의 실험 데이터를 인용하여 실험결과를 논의하시오. 설계결과가 설계사양에 정확하게 일치되었는지를 보고서에 언급하고, 만약 일치하지 않았으면 그 이유를 설명하시오(설계한
|
|
|
회로에서 이 므로 9mA +4mA + 2mA = 15mA이다. ()이므로 실험에 사용했던 1K, 2.2K 4.7K의 병렬 회로의 합성저항값은
이다. 따라서 V = IR의 수식에 대입해보면 V =15mA × 600Ω 즉, 9V로 계산되었다. 과정9에서 측정된 전압 VPS는 9V 이므로 계산값과 측정값이
|
|
|
실험1 (직렬 회로에서 저항구하기)
함수발생기로 10V로 맞추고 함수를 발생시키면 20V가 되었다. 이것은 기준에서 10V를 주어서 그런것이므로 5V에 설정을 하고 함수를 발생시켜야 10V의 함수가 발생되었다.
전압을 10V에서 20V로 2배해 주었는데 저
|
|
|
실험부터는 좀 더 세밀하게 실험에 임하도록 해야 하겠다.
3. 확인문제
Q1. 13-2(a)에서 a, b에서 전원 측으로 들여다본 Norton 등가회로를 구하여 이것이 12-1(b)의 회로와 같음을 보이시오.
ans)
13-2(a)의 a, b단자에서 전원을 들여다보면 왼쪽과 같은
|
|
|
회로 구현의 어려움
- 이상적인 회로는 저항기를 제외한 나머지의 저항은 0이기 때문에 저항기 외에서의 전압강하는 일어나지 않는다. 또한 이상적인 실험환경에서는 온도나 습도 등의 요소들도 배제한다. 하지만 현실적으로 이것은 불가능
|
|
|
회로 구현의 어려움
- 이상적인 회로는 저항기를 제외한 나머지의 저항은 0이기 때문에 저항기 외에서의 전압강하는 일어나지 않는다. 또한 이상적인 실험환경에서는 온도나 습도 등의 요소들도 배제한다. 하지만 현실적으로 이것은 불가능
|
|
|
이루어져서 성공적인 실험이었다고 생각된다. 이제 마지막 실험이 남았는데 마지막 실험도 성공리에 끝마쳐서 유종의 미를 거둬야 겠다.
(a) RLC 직렬회로 (b) RLC 병렬회로 1. 실험진행 및 결과
2. 고찰
3. 확인문제 및 실험의 응용
|
|
|
렬회로의 주파수 특성을 그래프로 나타내면 <그림 13-2(b), (c)>와 같게 된다. 이로부터 RLC 병렬회로가 일종의 대역저지필터인 것을 알 수 있다.
4. 실험 진행 및 예상
1. [대역통과필터 및 대역저지필터 실험]
(1) <그림 13-3>의 (a)와 (b) 회로
|
|
|
?
A) 시정수(time constant)란 어떤 회로, 어떤 물체, 혹은 어떤 제어대상이 외부로부터의 입력에 얼마나 빠르게 혹은 느리게 반응할 수 있는지를 나타내는 지표라 할 수 있다. 1. 실험 진행 및 결과
2. 고찰
3. 확인문제 및 실험의 응용
|
|
|
= Re[Xee] (식 10-11)
가 된다. 즉, 응답은 입력신호에 비해서 위상이 tan만큼 늦고, 진폭이 1/ 으로 감소한 정현파가 되는 것이다. 이 관계가 그림 10-6에 표시되어 있다.
4. 실험 진행 및 예상
(1) [시정수 측정] 그림 10-7 회로를 구성하고 커패시터를 10
|
|
메뉴펼치기
