|
회로를 결선하시오. 입력전압은 (1)의 값을 사용한다.
(6) 전류 과 를 측정하시오.
: 이론값 1.333 4
4.3 KVL/KCL 법칙
<실험 개요>
① DC power supply, Multi-meter 그리고 임의의 저항 3개를 준비한다.
(저항의 크기는 = 1kΩ, = 3.3kΩ, = 4.7kΩ으로 한다.)
②
|
|
|
실험은 실험시간의 부족으로 진행하지 않았지만 PSPICE를 활용하여 확인하였다.
3. 실험 결론
첫 번째 실험은 중첩의 원리를 저항회로에서 확인하는 실험이었다. 중첩의 원리는 각 전압원이 회로에 흐르게 하는 전류와 걸리는 전압을 각각 더
|
|
|
회로에서 분리시키고 단자 b-c 사이의 저항 를 측정한다. 가 4.2에서 구한 Thevenin 등가저항 와 일치하는가?
: 이론값 5.405 =
[그림 3] [그림 4]
4.4 reciprocity 정리
<실험개요>
① 앞선 실험에 이용했던 DC power supply와 저항 를 그대로 이용하여 준비
|
|
|
time constant와 의 값을 각각 측정하시오.
2배인 경우: time constant = 0.02ms 0.5
배인 경우: time constant = 0.005ms 2
[그림 5] [그림 6] [그림 7]
[그림 8] 1. 실험목적
2. 실험이론
3. 기기 및 부품
4. 실험과정 및 예상되는 결과
|
|
|
/100]+[(0.8421∠-47.048°)/4700]=0.0045∠7.4765°
4.4689∠0°을 1k으로 나눈 값과 거의 비슷하게 나타는 것을 확인할 수 있다.
3. 실험 결론
이번실험은 RLC회로에서 KCL과 KVL이 성립하는지 Phasor측정을 통하여 확인하는 실험이었다. 실험자체는 어렵지 않았
|
|
|
회로
(1) 4.1은 저역통과 필터회로에 대한 실험으로 입력 신호의 고주파 성분이 어느 정도 차단된다는 것을 실험을 통해 입증하였다. 이 회로의 출력을 다시 같은 저역통과 필터를 통과시키면 입력의 고주파 성분은 거의 차단될 수 있을 것이다
|
|
|
실험 결론
(b415039 김정섭)
이번 실험은 Op-Amp를 응용한 회로들을 실험하고 이 실험결과와 이론을 확인하는 실험이었다. 이상적인 Op-Amp에서의 특징과 실제 결과를 잘 비교하면서 실험을 진행했다. 첫 번째로 구성한 회로는 반전 연산 증폭기이
|
|
|
회로를 구성하게 되면 에 흐르는 전류가 각 저항에 대하여 반비례하여 나누어져 흐르게 되며, 각 저항에 흐르는 전류를 더하면 과 같게 나타나게 된다. 측정값은7.53, 2.54, 2.54, 2.53과 같이 나타나게 되며 가 성립함을 알 수 있다.
3. 실험 결론
|
|
|
회로 P-spice 시뮬레이션 수행 결과
회로도 )
조건 ) Start Freq :1kHz , End : 2000kHz , Points : 10001
시뮬레이션 결과 )
# log scale로 변환하지 않은 값
# x 축 log scale로 변환한 값
시뮬레이션 . 고주파 증폭 회로 실험 시뮬레이션 결과
회로도 )
조건 ) R8 : 1000k,
|
|
|
PSpise 모의실험 - Ch.6 신호분석기 동작 및 공통 이미터 증폭기의 주파수 응답
PSpice를 통해 주어진 회로를 구성하여 시간 영역(과도)해석을 수행하라. 또한, 회로의 Schematic 및 입력전압(), 출력전압()의 파형을 해당 표에 포함하여 시뮬레이션 결
|
|
메뉴펼치기
