|
기반으로 하여 회로를 설계해도 별 무리가 없겠다.
3. 반전 증폭기 P-spice 시뮬레이션 수행 결과
회로도 -
시뮬레이션 결과 값:Run to Time :10ms 1. 실험 목적
2. 관련 이론
3. 반전 증폭기 P-spice 시뮬레이션 수행 결과
4. 시뮬레이션 결과
|
|
|
임의로 결정된다. 회로 설계자 입장에서는 초기 Q의 상태를 예측할 수가 없다. 따라서 초기의 상태를 결정하기 위해 입력 신호 외에 별도의 비동기 신호인 SET(Q을 H로)과 RESET(Q을 L로) 신호를 추가하는 경우도 있다. 이 경우 플립플럽은 비동기
|
|
|
실험은 옴의 법칙과 저항의 직렬/병렬 회로를 구성하여 전압에 따른 전류 특징 또
저항에 따른 전류특징을 알아보면서 최종적으로 옴의 법칙이 성립함을 보았고, 저항이
직렬/병렬 또는 직병렬 혼합회로로 구성 되었을 때 어떠한 특징을 가
|
|
|
실험 제목: RLC 공진 회로
이름: 이**
1. 실험 측정치
(1) RLC 직렬 공진회로
R= 10Ω, L= 100μH, C= 1μF으로 설정하고 실험한 V_Rvs f 그래프는 다음과 같다.
Q factor를 10으로 바꾸기 위해서 Q_0= (W_0 L)/R에서 R을 1Ω으로 바꾸었고, Q factor를 100으로 바
|
|
|
회로의 이득이며, 은 폐루프 임계주파수라면, 다음 식이 성립한다.
2 Pre-Lab(예비실험): Multisim 사용한 모의 실험(시뮬레이션)
■ 모의실험회로 1 : 연산증폭기의 반전 증폭기 회로(시간영역)
- 모의실험 결과 그래프 및 표 :
[dB]
임계주파수
GBP
1
1
|
|
|
실험): Multisim 사용한 모의 실험(시뮬레이션)
■ 모의실험회로 1 : 연산증폭기 입력 바이어스 전류 측정
- 모의실험 결과 그래프 및 표 :
시뮬레이션 값
비반전 입력 전압
-6.862
반전 입력 전압
-9.108
■ 모의실험회로 2 : 연산증폭기의 출력과 입
|
|
|
결과 보고서
실험 제목: BJT 공통 컬렉터와 베이스 증폭기 회로
1 In-Lab(본 실험): NI ELVIS II 사용
■ 실험회로 1 : DMM을 이용한 소자 값 측정
소자
규격
측정값
저항
1k
0.9821k
2.2k
2.1749k
10k
9.827
10k
9.826
10k
9.843
22k
21.930k
100k
101.09k
캐패시터
1uF
1.13uF
1uF
0
|
|
|
실험회로 1-1 : NPN BJT 공통 이미터 증폭기 회로
- 모의실험 결과 그래프 및 표 :
이론(계산)값
시뮬레이션 값
31
31.086
4.75V
4.742
5mA
5.068
■ 모의실험회로 1-2 : NPN BJT 공통 이미터 증폭기 회로
- 모의실험 결과 그래프 및 표 :
이론(계산)값
시뮬레이
|
|
|
실험에서 거의 제대로 측정하여 실험했다는 생각이 들었다. 다음 실험때도 이번 실험과 마찬가지로 실제 데이터시트의 값과 오차를 거의 보이지 않는 정도로 열심히 할 것이다. 1 In-Lab(본 실험): NI ELVIS II 사용
3 Post-Lab(실험 후 과정): 고찰
|
|
|
예비 보고서
실험 제목: 다이오드 응용 회로 1
(1) DC 전압 공급기(power supply)의 전체 블록 다이어그램과 각 블록별 동작을
설명하시오.
변압기 : 전압을 낮추어 직류에 적절하게 조정한다.
정류기 : 교류중 한 방향으로만 흐르게 한다.
필터 : 교
|
|
메뉴펼치기
