|
순서로 계산할 수 있게 된다.
1: 피감수 010110의 각 비트를 반전 (NOT)한다. → 101001
2: 거기에 1을 더한다. → 101010
3: 거기에 감수 100101을 더한다. → 1001111
4: 최상위 비트를 무시한다. → 001111
이것을 회로로 그리면 다음과 같다.
6비트 감산기
이
|
|
|
설계를 완료한 후 회로를 구성하고 시험한 후 결과를 요약하라. ○ 실험 목표
○ 사용 부품
○ 관련 이론
○ 실험 순서
❍시스템의 기본적 동작
❍작동 요구사항
❍제어 논리에 대한 진리표
❍제어 논리의 설계
|
|
|
조합 회로로 출력은 두 개를 가지며 각각의 출력은 서로 보수 관계를 유지한다. 그러므로 두 개의 출력이 보수 관계를 갖지 않은 입력은 허용하지 않는다.
(2). 순서(순차) 논리 회로의 종류
. RS 플립플롭 ( RS flip - flop)
RS 플립플롭은 가장 일반
|
|
|
순서를 제어하는 타이밍 신호를 만드는 데 사용
① 비동기형 카운터
- 앞 단 풀리풀롭의 출력이 다음 단 풀리풀롭의 입력이 되는 카운터
- 일반적으로 풀리풀롭을 n 단 접속한 n 단 카운터는 2n 개를 계수할 수 있다.
( a ) 회로도
( b ) 카운터
|
|
|
회로도의 논리도를 완성하시오.
6. 필요한 결과
표 11-1
Y
1
0
0
0
0
0
0
0
1
0
1
0
0
0
1
0
1
1
0
0
0
1
0
0
1
1
1
0
0
1
1
0
1
표 11-2
Y
0
0
0
1
1
0
1
1
0
0
0
1
1
0
1
1
표 11-3
입 력 X
선 택 선
출 력
A
B
0
0
0
1
0
0
0
0
1
1
0
1
0
1
0
1
1
0
0
1
1
1
1
1
표 11-4
선 택 선
출 력
A1
A2
Y0
Y1
Y2
Y
|
|
|
회로를 구현할 수 있게 한다. OR 게이트를 3개의 NAND 게이트로 대치하여 그림 8-5의 회로를 변경하고 보고서에 제공된 여백에 새로운 회로를 그려라.
6. 실험순서 5의 회로를 구성하라. 입력의 모든 조합을 테스트하여 보고서 표 8-3의 진리표를
|
|
|
1이 되는 변수들의 각 조합
1개, 2개, 4개, 8개, 16개의 1로 구성될 수 있으며, 가능한 한 많은 수의 1이 포함되도록 그룹을 만들어 준다. 각 그룹에는 타 그룹에는 속하지 않고 오직 해당 그룹에만 속한 1이 적어도 하나 이상은 있어야 한다.
|
|
|
회로이다. 기억소자라는 것을 활용해서 더 복잡한 회로를 꾸밀 수 있도록 연습과 노력이 필요해 보인다. 1. Title
2. Name
3. Abstract
4. Background
(1). 순차논리회로 (Sequential Logical Circuit)
(2). SR Latch 회로
(3). D Flip-Flop
(4). JK Flip-Flop
|
|
|
논리 게이트를 사용하여 정보를 처리하는 방식과 데이터의 이진적 표현 방식에 대해 배우게 되었다. 다양한 조합 및 순서 논리 회로의 설계와 시뮬레이션을 통해 이론적 지식을 실습에 적용해 보며, 실제 동작하는 회로를 경험하는 과정은 매
|
|
|
회로를 재점검한다.)
5. 보수 스위치를 닫고 회로를 테스트한다. 4장. <논리게이트-1> 예비보고서
1. 실험 목표
2. 사용 부품
3. 관련 이론
4. 실험 순서
5장. 논리게이트-2 <예비보고서>
1. 실험 목표
2. 사용 부품
3. 관련 이론
4. 실
|
|
메뉴펼치기
