|
1
0
0
0
0
1
0
0
1
1
1
0
1
0
1
1
0
1
1
0
1
1
0
0
1
1
1
0
1
0
1
1
1
0
1
1
1
1
1
0
Parity 회로가 실제 사용되는 예
①단일 패리티 검사 (Bit Parity Check)
2진 데이어 워드 하나에 한 비트의 패리티 비트를 추가하는 방법으로 값싸게 오류검사를 할 수 있기 때문에 많이
|
|
|
odd)
(0=0V, 1=5.05V)
A
B
C
D
ABCD = F
ABCD = F
0
0
0
0
0
1
0
0
0
1
1
0
0
0
1
0
1
0
0
0
1
1
0
1
0
1
0
0
1
0
0
1
0
1
0
1
0
1
1
0
0
1
0
1
1
1
1
0
1
0
0
0
1
0
1
0
0
1
0
1
1
0
1
0
0
1
1
0
1
1
1
0
1
1
0
0
0
1
1
1
0
1
1
0
1
1
1
0
1
0
1
1
1
1
0
1
4. 고찰
even과 odd parity 회로의 실험에서 모든 경우의 수를 실
|
|
|
회로도의 논리도를 완성하시오.
6. 필요한 결과
표 11-1
Y
1
0
0
0
0
0
0
0
1
0
1
0
0
0
1
0
1
1
0
0
0
1
0
0
1
1
1
0
0
1
1
0
1
표 11-2
Y
0
0
0
1
1
0
1
1
0
0
0
1
1
0
1
1
표 11-3
입 력 X
선 택 선
출 력
A
B
0
0
0
1
0
0
0
0
1
1
0
1
0
1
0
1
1
0
0
1
1
1
1
1
표 11-4
선 택 선
출 력
A1
A2
Y0
Y1
Y2
Y
|
|
|
회로를 구현할 수 있게 한다. OR 게이트를 3개의 NAND 게이트로 대치하여 그림 8-5의 회로를 변경하고 보고서에 제공된 여백에 새로운 회로를 그려라.
6. 실험순서 5의 회로를 구성하라. 입력의 모든 조합을 테스트하여 보고서 표 8-3의 진리표를
|
|
|
논리회로를 간략화하여 간단한 회로로 만들 수 있다는 것을 알 수 있었고 7-Segment의 원리와 숫자 표시기의 사용방법을 실험으로 확인 할 수 있었다. 전체적으로 회로구성이 복잡해짐에 따라 실험자의 실수로 회로구성이 잘못되 틀린 출력이
|
|
|
1이 되는 변수들의 각 조합
1개, 2개, 4개, 8개, 16개의 1로 구성될 수 있으며, 가능한 한 많은 수의 1이 포함되도록 그룹을 만들어 준다. 각 그룹에는 타 그룹에는 속하지 않고 오직 해당 그룹에만 속한 1이 적어도 하나 이상은 있어야 한다.
|
|
|
하나 이상의 입력과 적어도 하나의 출력이 있는 논리 회로에서 각 출력의 논리값이 현재 상태와 현재 입력의 조합으로 정해지는 논리 회로임. 순차회로(발표자료)
1.정의
2.상태도
3.상태표
4.카르노맵
5.회로도
|
|
|
회로를 설계하여라.
2-level AND-OR(NAND-NAND) logic 회로도
(4) XOR gate를 이용하여 보다 간소화된 다단계 조합 논리 회로를 설계하여라.
= + + + =
= + + +
= ( + ) + (+)
= () +
다단계 조합 논리 회로도
(5) 4-비트 가산기 회로를 위의 전가산기 회로를
|
|
|
회로 : AND+NOT 의 조합 회로이며 AND 회로를 부정하는 판단기능을 갖는 만능
회로이다.
<진리표> <시퀀스>
6>EOR 회로: 두 입력 상태가 같을 때 출력이 없고 ,두 입력 상태가 다를 때 출력이 생기는
회로를 배타 논리합(exclusive OR) 회로라
|
|
|
회로 : AND+NOT 의 조합 회로이며 AND 회로를 부정하는 판단기능을 갖는 만능
회로이다.
<진리표> <시퀀스>
6>EOR 회로: 두 입력 상태가 같을 때 출력이 없고 ,두 입력 상태가 다를 때 출력이 생기는
회로를 배타 논리합(exclusive OR) 회로라
|
|
메뉴펼치기
