|
과
5. 고찰
6. 결론
실험 10. RC회로의 과도응답 및 정상상태응답 예비레포트
1. 실험 목적
실험 10은 RC회로의 과도응답과 정상상태응답 특성을 이해하고 분석하는 것을 목적으로 한다. RC회로는 저항과 커패시터가 직렬로 연결된
|
|
|
RC회로에 인가했을 때 예상되는 저항, 커패시터의 전압을 대략적으로 그리고 그 이론적 근거를 설명하라.
문제 3.3에서 저항 R의 값은 1이고 시정수 의 값은 10임을 알 수 있다 캐패시터 전압의 시간에 대한 변화량의 식은 다음과 같다
(V)
이 식
|
|
|
시스템이 새로운 상태에 도달하기까지의 과정으로, 전기 회로의 안정성, 충전, 방전 과정 등을 이해하는 데 필수적이다. 이 실험에서 1. 실험 제목
2. 실험 목적
3. 실험 장비
4. 관련 이론
5. Pspice simulation
1) RC회로
2) RLC회로
|
|
|
회로의 주파수 응답 특성은 신호 처리와 관련된 많은 전자기기에서 중요한 역할을 한다. 이번 실험에서는 먼저 병렬 RC 회로의 이론적 배경을 숙지하고, 회로의 시간 상수 τ(타우)에 대한 이해를 심화할 것이다. 시간 상수는 회로가 과도 상태
|
|
|
커패시터양단의 전압 변화를 살피게 될 것이고 오실로스코프에 나타난 출력 파형을 그리고 시정수를 구하라. 이론적으로 계산된 값과 비교하라.
[표 10-1]
RC 회로
시정수(sec) [=RC]
비 고
R
C
이론값
측정값
1kΩ
10㎌
0.01
1kΩ
100㎌
0.1
10kΩ
10㎌
0.1
10k
|
|
메뉴펼치기
