|
부산대 전기과 3학년 2학기 컴퓨터 구조 컴구 term 부스 알고리즘에 대한 자료 입니다.
|
|
|
AC×M[F]
STOR U ; M[U]←AC
LOAD G ; AC←M[G]
MUL H ; AC←AC×M[H]
STOR V ; M[V]←AC
LOAD D ; AC←M[D]
SUB U ; AC←AC-M[U]
ADD V ; AC←AC+M[V]
STOR W ; M[W] ←AC
LOAD T ; AC←M[T]
DIV W ; AC←AC/M[W]
STOR X ; M[X]←AC
(2) 2-주소 명령어를 사용한 경우;
MOV R1, A ; R1←M[A]
ADD R1, B ; R1←R1+M[B]
|
|
|
ns, 200s 및 20ms이며, 캐쉬의 적중률은 85%, 주기억장치의 적중률은 99%, 디스크 캐쉬의 적중률은 디스크 액세스 요구들에 대하여 70%인 것으로 가정한다.
=> Ta = 0.85×20 + 0.14×200 + (0.01×0.7)×200000 + (0.01×0.3) × 20000000 = 61444.55
평균 엑세스 시간은 약
|
|
|
시스템 버스에 다섯 개의 I/O 제어기들과 한 개의 DMA 제어기가 접속되어 있다. 이 구성의 문제점을 들고, 개선 방안을 논하라.
▶ 큰 데이터 블록을 전송하는 경우 시스템 버스에 병목현상이 발생한다. DMA 제어기 밑에 I/O 제어기를 둔다.
7.11 데
|
|
|
+ x'yz' + xy'z' + xyz
= x'(y'z + yz') + x(y'z' + yz)
= x'(y z) + x(y z)
= x y z
Inputs
Outputs
x
y
z
C
S
0
0
0
0
0
0
0
1
0
1
0
1
0
0
1
0
1
1
1
0
1
0
0
0
1
1
0
1
1
0
1
1
0
1
0
1
1
1
1
1
x yz
00
01
11
10
0
0
0
1
0
1
0
1
1
1
1-15.x
y
z
F
0
0
0
0
0
0
1
0
0
1
0
0
0
1
1
1
1
0
0
0
1
0
1
1
1
1
0
1
1
1
1
|
|
메뉴펼치기
