|
결정하는 회로를 Flip Flop 이라 한다. 1.논리게이트
(1)논리게이트 개요
(2)논리게이트 종류
2.쿨럭 파형의 정의
3.flip flop(플립플롭)의 정의
- 종류 및 설명
- JK7476 플립플롭 과 7400 플립플롭
4.실험내용
5.고찰
6.참고문헌
|
- 페이지 15페이지
- 가격 2,000원
- 등록일 2010.04.17
- 파일종류 워드(doc)
- 참고문헌 있음
- 최근 2주 판매 이력 없음
|
|
플립플롭 전송지연 시간이 50ns, gate 지연시간이 50ns일 때 실험 1회로의 최대 클럭 주파수를 구하라.
실험 1번 회로에서 gate가 0개, 플립플롭은 4개이므로 총 200ns의 지연시간이 발생한다. 따라서 쿨럭이 작동시간이 최소 200ns보다는 커야 플립플
|
- 페이지 12페이지
- 가격 2,000원
- 등록일 2011.09.29
- 파일종류 한글(hwp)
- 참고문헌 있음
- 최근 2주 판매 이력 없음
|
|
플립플롭|작성자 enly 4 - 3 수치적 연산
4-3-1 래치(latch)와 플립플롭(flip-flop)
(1) 비동기식 S-R 래치(latch)
(2) 동기식 S-R 래치와 S-R 풀리풀롭
(3) D 래치와 D 풀리풀롭
(4) J-K 풀리풀롭
(5) T 풀리풀롭
4-3-2 레지스터와 카운터
(1) 레지
|
- 페이지 6페이지
- 가격 4,200원
- 등록일 2013.05.23
- 파일종류 한글(hwp)
- 참고문헌 있음
- 최근 2주 판매 이력 없음
|
|
D가 1이면 3번 게이트의 출력을 0으로 하여 플립플롭을 세트 상태로 놓으며,D가 0이면 4번 게이트의 출력이 0으로 되어 플립플롭을 클리어 상태로 만든다. 클럭된 D 플립플롭의 기호이다. 상태방정식은 플립플롭의 다음 상태가 D입력과 같으며
|
- 페이지 5페이지
- 가격 5,000원
- 등록일 2009.07.13
- 파일종류 한글(hwp)
- 참고문헌 있음
- 최근 2주 판매 이력 없음
|
|
플립-플롭에 관한 관찰 내용을 정리하라. 셋업 시간, PRE와 CLR 입력, 그리고 타이밍 관찰 내용들에 대해 논의하라.
그림 15-6
심층탐구
11.그림 15-7에 보인 회로는 D 플립-플롭의 실제 응용이다. 이 회로는, 직렬 데이터(한번에 하나씩 도착하는 비
|
- 페이지 13페이지
- 가격 8,400원
- 등록일 2013.10.05
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|