|
클램프 정현파
입력파형
다이오드 양단 VOUT
다이오드 방향바꿔 VOUT
5. 클램프 구형파
회로 그림 3-18(b)
입력파형
VBIAS 4V 입력파형
VBIAS 4V 후 VOUT
VBIAS -4V 후 VOUT
클램퍼 회로는 커패시터를 이용하여 전압을 저장하므로 교류 신호에 DC offset 만큼 더
|
|
|
구형파
1) PSpice a 회로도
a 회로 입력회로 및 파형
a 회로 출력회로 및 파형 (Bias 4V)
a 회로 출력회로 및 파형 (Bias -4V)
2) PSpice b 회로도
b 회로 입력회로 및 파형
b 회로 출력회로 및 파형 (Bias 4V)
b 회로 출력회로 및 파형 (Bias -4V) 1. 직렬 클리퍼
|
|
|
결론 지었다. 1. 실험 결과 데이터
1) 문턱전압
2) 병렬클리퍼
3)병렬 클리퍼 (계속)
4)병렬클리퍼 (정현입력)
5) 직렬 클리퍼
6) 직렬클리퍼
7)클램퍼
8) DC 배터리를 가지는 클램퍼
9) 클램프 (정현파 입력)
2. 실험 결과 및 검토
|
|
|
클램프시킬 수 있다.
3. 그림 10.2에서 다이오드가 ON 상태일때의 시정수와 OFF 상태일때의 시정수는 각각 얼마인가?
▲ ON 상태일 때
▲ OFF 상태일 때
4. 그림 10.2의 회로에서, 주파수 f=50㎐, f=5㎑의 구형파 입력신호의 주기를 앞에서 구한 시정수
|
|
|
구형파가 5V이상이 된다면 +5V 전원과 입력사이의 D2는 순방향하여 입력에 5V이상을 허용하지 않을 것이다. 이러한 예는 이상적인 다이오드라 가정한 것이다. 실제의 회로에서는 D2도통될 때 입력은 -0.7V가 되고 D1이 도통될 때 5.7V가 된다. 이것
|
|
메뉴펼치기
