|
및 각 저항에 흐르는 전류 측정
시뮬레이션 조건 : Transient 해석, Run to time : 40ms
시뮬레이션 결과 : 각 저항에 나뉘어 흐르는 전류의 합이 전체전류와 같은지 확인한다.
6. 검토 및 고찰
일단 태브냉의 정리와 노턴의 정리 이 두 정리는 복잡한
|
|
|
냉의 정리)
저 항 표
≪ 표 ≫
≪ … 중 략 … ≫
3. 고찰
이번 실험은 테브냉의 정리의 정리와 노턴의 정리에 대해 알아보고 실험을 통해 증명해 보는 것이었다. 간단히 말해 태브냉의 정리에 의하면 많은 전원과 소자
|
|
|
1.실험 목적
(1)단일 전압원의 DC회로의 등가저항 (Rth)과 등가 전압(Vth)을 구하는 방법을 익힌다
(2)직ㆍ병렬 회로의 분석시 Rth와 Vth의 값을 실험적으로 확인한다
2.이론
[1]태브냉의정리
전기 회로 이론, 실험 전기 회로에서 태브냉의 정리(T
|
|
|
태브냉 회로는 전지와 저항 사이에 직렬연결이 되어있는 반면, 노튼 회로는 전류원과 저항 사이에 병렬연결이 되어 있다. 아마도 이 때문이 아닐까 한다. 그리고 이것은 순전한 내 추측이지만, 태브냉의 정리의 경우 회로 전체의 구성을 모르
|
|
|
정리: 테브닌과 노턴의 정리 복합 정리
등가임피던스:
KCL :
전류총합 :
어드미턴스 :
3.실험 기구 및 재료
직류전원(0～12V.DC)
직류전원(0～400V.DC)
저항(1kΩ 2개, 2kΩ 2개, 3kΩ, 100kΩ, 1/2W)
십진저항(10kΩ, 2W)
멀티미터
4.실험방법
회로도 :
절차 :
(1)
|
|
메뉴펼치기
