|
PSpice 모의실험 11-1
2. 이 회로의 를 계산하라.
이론
3. 이 회로의 상대적인 안정도를 계산하라.
상대적인 안정도 : ,
4. 회로 설계가 기준을 만족하는가?
만족한다.
PSpice 모의실험 11-2
2. 이 회로의 를 계산하라.
3. 이 회로의 상대적인 안정도를
|
|
|
파수를 위에서 수식으로 구한 공진주파수보다 작은 범위에서부터 큰 범위로
변화시키면서 저항과 LC공진회로 양단의 전압을 측정해 표에 기록한다.
실험을 통해 작성한 표를 가지고 저항과 LC공진회로의 양단전압을 주파수의 함수로
그린
|
|
|
회로 (c) vI가 고레벨일떄의 등가회로> 1. 목적
2.예비지식
2.1 이상적인 디지털 논리 반전기
2.2 BJT 논리 반전기
3. 준비
3.1) 논리 반전기 회로의 입출력 전압전달 특성.
3.2) 논리 반전기 회로의 입출력 전압파형
4. 실험
|
|
|
1. 저항과 DC 전류/전압 측정
2. Ohm의 법칙과 저항의 직렬, 병렬
장비를 이용한 저항 전압 전류 측정
옴의 법칙과 저항의 최대허용전압
계산과정 사진 첨부 1. 저항과 DC 전류/전압 측정
2. Ohm의 법칙과 저항의 직렬, 병렬
장비를 이용한 저
|
|
|
, (식6.3)처럼 계산하여라. 주파수가 5㎑인 입력신호를 사용하고 =5KΩ, =0.7kΩ이라 할때, =4.4V, 0.9V 되도록 입력신호()의 크기와 C값을 설계하여라.
- 식 6.2 :
식 6.3 :
- =4.4V, =5KΩ, =0.7kΩ를 대입하게 되면 은 5.016 V가 나오며, 는 2이므로, 10.032V가 된다.
|
|
|
EXCEL사용). 주파수가 커지면서 위상차의 부호가 바뀔 수 있는가?
주파수가 커져도 전달함수의 크기가 감소함수에서 증가함수로 바뀌지는 않는다.
주파수가 커져도 위상차의 부호가 바뀌지 않는다. 1. 목적
2. 시험준비물
3. 실험계획서
|
|
|
할 경우에 시정수 τ를 오실로스코프로 측정하려면 주파수는 얼마 정도로 하는 것이 좋은지를 결정하고, 이 결과를 이용하여 저항전압과 인덕터 전압의 예상파형을 그래프로 그려서 제출하라. 1. 목적
2. 실험준비물
3. 실험계획서
|
|
|
등가회로를 완성한다.
실험 내용 및 예상 결과
(1)실험 내용
▲실험회로(기본 회로실험)
①위의 실험 회로를 구성하라. 저항 R1=R2=300[Ω], R3=150[Ω]을 각각 연결하라.
②부하저항 =330[Ω]을 연결하고, 직류전원 V1=12[V]를 인가하라.
③에 걸린 전압
|
|
|
1. 실험 개요
- [실험11]과 [실험 12]에서는 MOSFET을 이용한 기본적인 세 가지 증폭기 중에서 공통 소오스 증폭기와 소오스 팔로워를 실험하였다. 이번에는 나머지 기본 증폭기 구조인 공통 게이트 증폭기에 대한 실험을 진행한다. 공통 게이트
|
|
|
실험에서는 공통 이미터 증폭기의 입력-출력 특성 곡선을 구하고, 소신호 등가회로의 개념을 적용하여 전압 이득을 구하고, 이를 실험에서 확인하고자 한다. 1.실험개요
2. 실험 기자재 및 부품
3. 배경 이론
4. 실험 절자 및 Pspice simulation
|
|
메뉴펼치기
