|
실험목적
1. 단일입력 차동 증폭기의 출력파형을 관찰하고, 입력과의 위상관계를 살펴본다.
|
|
|
실험에서는 대체적으로 PSPICE 시뮬레이션과 비슷했지만 700Hz이상에서는 실험 측정 전압 이득이 PSPICE로 예상했던 값보다 더 빨리 떨어졌다. 예비보고서 작성시에 이론적으로 계산한 상한 주파수는 약 0.5MHz였는데 실험 및 PSFICE 시뮬레이션 값과
|
|
|
회로에서), 출력전류/입력전류의 비는 IC / IB 로 주어진다. 이것을 CE회로의 전류증폭률 β라 부른다.(CE전류 이득 current gain)즉,
(1)
이 값은 트랜지스터에 따라 10 ~ 1000을 값을 갖는다.
그림 2. 이미터 접지회로(CE회로)
3. 실험 기구
- 회로실험보
|
|
|
report
전 자 회 로 실 험
날 짜 :
과 목 :
교 수 :
학 번 :
성 명 :
▣ 회로도
회로도
실제 회로도
▣ 회로 구현 및 사진
DC 입력 전압
7 Segment
0
1
2
3
4
5
6
7 ▣ 회로도
▣ 회로 구현 및 사진
|
|
|
회로를 구성하여 보았는데 여기서 이 형태가 나타났다. 그림 28-3을 보면 0.7V부근에서 매우 급격하게 기울기가 증가하는 것을 볼 수 있다. 이 점에서 저항이 매우 작은 회로는 다이오드의 특성을 잘 살펴볼 수 있다는 것을 확인하였다.
|
|
|
L1+L2
L1+L2+L3
이론값
실측값
이론값
실측값
LT (uH)
99.001
99.007
98.714
98.72
실험3) RL 시정수를 구하고 전류의 변화를 그래프로 나타낸다.
T = 0.099/100sec
T(시정수 time constant) = 0.00099sec = 990us
* 고찰
- 저희 조는 이번 실험에서 인덕터를 직렬 또는 병렬로
|
|
|
실험이론에 의하면 멀티미터에 흐르는 Rv때문에 전체 전압은 이론치보다 작아지게 되는데 측정치는 작아지는 값도 있고 늘어나는 값도 있다. 그것은 저항의 값이 정확히 이론치와 동일해야 한다는 조건하에 이루어지는 것이기 때문에 오차가
|
|
|
다이오드 정류회로
목적 및 배경
이 실험의 목적은 세 가지 다른 형태의 다이오드 정류회로, 즉 반파정류기, 중간탭 변압기를 사용한 전파정류기, 브리지형 전파정류기의 특성을 관찰하는 것이다.
이론
회로의 전력 공급을 위
|
|
|
니 Vcc전압을 2V로 주고 실험을 한 것이었다. 그래서 Vcc 전압을 4V로 주고 OP-Amp의 마이너스 전압을 -4V에서 점점 내려가보면서 실험을 하였는데 -2V까지 제대로 작동하고 그 이하로 주게되면 작동이 되지 않았다.
아마도 OP-Amp의 오차로 인해 OP-Amp
|
|
|
0에 가까워지는 것을 알 수 있다. 옆의 그림은 시간변화에 대한 RF=100KΩ, f=1KHz일때의 그래프이다. 의 식과 더불어 그래프를 통하여 반전회로이고 이득이 10배가 되는 것을 알 수 있다.
2) 실험2 : 비반전 증폭기
1) 비반전 DC 증폭기
비반전DC 증폭
|
|
메뉴펼치기
