|
실험 예상
(1) 다음 그림의 회로를 구성하고, 진리표를 구하여 표로부터 D0~D3의 논리식을 AB로 나타내어라.
A
B
D0
D1
D2
D3
0
0
1
0
0
0
0
1
0
1
0
0
1
0
0
0
1
0
1
1
0
0
0
1
(2) 예비과제 1과 동일한 내용.
(3) 다음 회로를 구성하고 실험하라.
D0
D1
D2
D3
D4
D5
D
C
B
A
0
|
|
|
= sin (@-180)입니다.
< 미분기 회로 >
< 미분기 동작 파형 >
3. 미분기 P-spice 시뮬레이션 수행 결과
회로도 -
시뮬레이션 결과 값: Run to Time :5ms 1. 실험 목적
2. 관련 이론
3. 미분기 P-spice 시뮬레이션 수행 결과
4. 시뮬레이션 결과
|
|
|
회로가 그림 1.14이며 이 회로를 시뮬레이션 한 결과가 그림 1.15이다. 그림 1.15의 그래프는 회로에 흐르는 전류와 인덕터 L1, L2에 흐르는 전류를 RMS 값으로 표현한 것이다.
4. 실험 방법
4.1 병렬합성용량
1. 그림 1.3의 회로를 연결한다.
그림에서 V
|
|
|
그 조건은 다음과 같다.
(1) 무한대의 전압이득 : Av = ∞
(2) 무한대의 입력저항 : Rin = ∞
(3) 영 옴인 출력저항 : Rout = ∞
(4) 무한대의 대역폭 : B = ∞
(5) 영인 오프 1. 실험 목적
2. 실험 장치
3. 실험 이론
4. 실험 절차
5. 참고 문헌
|
|
|
회로 사진
-앞면
-뒷면
4. 참고 자료
- 인터넷
· “정보통신기술용어해설”, http://www.ktword.co.kr/index.php
· 한국정보통신기술협회(TTA) 정보통신용어사전, http://word.tta.or.kr/index.jsp
- 서적
· 한학근,『이론과 함께하는 전자회로실험(2판)』, 문운당,
|
|
|
의미는 각 회로가 저항에 따라 가지는 특성방정식과 그 특성방정식이 나타내는 그래프와 시상수가 어떠한 관련이 있음을 보여주는 것이 맞다. 라고 판단하였다. 1. 실험과정 및 실험결과
2. 실험결과 분석
3. 실험 결론
|
|
|
실험 시 작용하는 다른 요소들을 고려해 보았을 때에, 수 V의 여유를 더 주어야 한다고 생각했다. 그림은 실험시 사용할 Op-Amp는 741 IC칩의 datasheet이다. 과도한 입력전압을 가해줄 시 칩이 타버리는 경우가 있으니 조심하여야하고, 칩에는 고정
|
|
|
파형을 그리고 이론적인 결과와 비교하시오.
PSPICE 회로도
TIME DOMAIN
미분기이기 때문에 입력파형에 대한 출력파형은 입력파형을 미분한 그래프가 나타나게 된다. 미분기의 전달함수를 보면, 인 것을 확인할 수 있다. 1. 실험목적
2
|
|
|
정하고 주파수는 각각 , , 에 대해 각 전압의 phasor를 (즉 크기와 위상) 측정한다. 과 는 실험 4.1에서 측정한 부품을 사용하시오. 각 저항 값을 측정하여 이론값을 계산할 때 사용하시오.
(2) 각 주파수에 대해 전압의 크기 및 위상을 측정하시오.
|
|
|
time constant와 의 값을 각각 측정하시오.
2배인 경우: time constant = 0.02ms 0.5
배인 경우: time constant = 0.005ms 2
[그림 5] [그림 6] [그림 7]
[그림 8] 1. 실험목적
2. 실험이론
3. 기기 및 부품
4. 실험과정 및 예상되는 결과
|
|
메뉴펼치기
