|
파란줄에서 현재상태가 S1(100원)일때 입력값 I1(100원)을 입력해주면 출력값이 C(커피 출력)와 E(거스름돈 50원)가 되고 다음상태 S0, S1이 0(남은돈 0)이 됨을 확인할 수 있다. 회로설계
여기표
논리식
회로도
단발펄스
7-세그먼트
|
|
|
회로도
왼쪽
A=입력X
B=입력 Y
오른쪽
C=DRINK
D=ChangeA (10원반환)
E=ChangeB (20원반환)
F=ChangeC (30원반환)
G=ChangeD (40원반환)
11.검증
(정확하게 분석하지 못한 점이 아쉽습니다.)
12.자체 평가 및 향후 반영할 사항 기술
카르노 맵을 변수 5개를 이용하
|
|
|
요소
보드
회로의 기반
납
단자들을 간 연결
전선
전류가 통하도록 연결
전지 (1개)
12V 전원
330옴 저항 (6개)
세그먼트에 Vcc 연결 시 전류 양 조절
0.33/0.1uF 캐패시터 (각 1개)
12V 전압->5V 전압 변경 시 필요한 요소
(2) 사용 부품
|
|
|
지 카운터가 되는 칩이다. 0부터 12까지, 13카운트를 하기 위해서 and게이트와 nand게이트를 이용하여 회로를 만들었다. 전압원과 접지를 달아서 클럭을 주게 되면 카운터가 되는 것을 검증하였다.
1번과 2번 실험에서의 회로는 JK플립플롭과 T플
|
|
|
회로를 설계하여라. 단, 이 회로는 세 입력 x, y, z와 세 출력 A, B, C를 가진다.
A = xy + yz + xz
B = x'y'z + x'yz' + xy'z' + xyz
C = z'
1-17. J와 K입력 사이를 인버터로 연결함으로써 JK플립플롭이 D플립플롭으로 바뀜을 증명하여라.
1-18. 그림 1-21(b)의 JK플립플
|
|
|
플립플롭
- 에지트리거 된 JK 또는 D 플립플롭
JK플립플롭을 이용한 데이터 이동
- negative-에지-triggered JK플립플롭 사용
- 0을 플립플롭에 이동 시, J=0, K=1
- 1을 플립플롭에 이동 시, J=1, K=0
4)직렬 입력, 병렬 출력
-직렬 형태에서 병렬 형태로 변환
|
|
|
플립플롭(FFB)의 J와 K입력에는 FFA의 출력이 연결된다.
2비트 동기 2진 카운터의 초기 상태를 논리 0(2개의 플립플롭이 출력이 모두 논리0)으로 하고 클록 펄스의 입력에 따른 카운터의 동작은 [그림 3]을 참고한다.
(a) 순차 논리 회로
(b) 타이밍도
|
|
|
|
IC
NOPB SWITCH (4개)
Reset, Selector, Input, Enter 입력
SPST SWITCH (1개)
74190N의 UP/DOWN 스위칭 입력
LED-Diode (초록1, 빨강 1, 노랑3)
입력위치와 결과를 확인하기 위한 요소
보드
회로의 기반
납
단자들을 간 연결
전선
전류가 통하도록 연결
|
|
|
다음단의 클럭에 인가한다. 상승이나 하강클
럭에 무관하다.
5. JK 플립플롭을 이용하여 카운터를 설계할 때 J=K=1로 놓는 이유는?
J=K=1로 놓으면 플립플롭의 이전출력이 반전되어 출력되며 RS 플립플롭의 단점을 보
완할 수 있다.
6. D 플립플롭을
|
|
|
JK 플립플롭에서 race-around 문제를 설명하라.
4. 사용기기 및 부품
7400 Quad 2-input NAND, 7402 Quad 2-input NOR, 7410 Triple 3-input NAND
5. 실험 내용
A. SR latch
(1) <그림 8>의 회로를 구성하라.
(2) 입력 S와 R의 조합을 통해 진리표를 완성한다. 표의 상태 행에
|
|
메뉴펼치기
